特許
J-GLOBAL ID:201103070670945296

半導体記憶装置及び記憶方法

発明者:
出願人/特許権者:
代理人 (1件): 加藤 朝道
公報種別:特許公報
出願番号(国際出願番号):特願平11-344873
公開番号(公開出願番号):特開2001-167587
特許番号:特許第3464955号
出願日: 1999年12月03日
公開日(公表日): 2001年06月22日
請求項(抜粋):
【請求項1】半導体基板に形成されたソース/ドレイン領域と、その上層にゲート絶縁膜を介して形成された浮遊ゲートと、該浮遊ゲート上に層間絶縁膜を介して形成された制御ゲートと、により単位メモリセルが構成され、前記ドレイン領域に接続されるビット線と前記制御ゲートに接続されるワード線とに所定の正電圧を印加し、選択された前記メモリセルの前記浮遊ゲートに電子を注入して、データの書き込みを行う手段と、前記ゲート線に所定の負電圧を印加し、前記半導体基板又は前記ソース領域に接続される共通ソース線に所定の正電圧を印加し、選択された前記メモリセルの前記浮遊ゲートに蓄積している電子を放出して、データの消去を行う手段と、を有する半導体記憶装置において、データの消去後、前記浮遊ゲートに前記ソース領域近傍のチャネル領域から電子を注入するために必要な所定の正電圧を前記共通ソース線に印加し、過剰に消去した前記メモリセルの書き戻しを行う手段を備えたことを特徴とする半導体記憶装置。
IPC (5件):
G11C 16/02 ,  H01L 21/8247 ,  H01L 27/115 ,  H01L 29/788 ,  H01L 29/792
FI (3件):
G11C 17/00 612 D ,  H01L 27/10 434 ,  H01L 29/78 371
引用特許:
出願人引用 (4件)
全件表示

前のページに戻る