カラムリダンダンシー回路

発明者：
出願人/特許権者：
代理人 (1件)：山本恵一
公報種別：特許公報
出願番号（国際出願番号）：特願平11-171061
公開番号（公開出願番号）：特開2000-030485
特許番号：特許第4696328号
出願日： 1999年06月17日
公開日（公表日）： 2000年01月28日
請求項（抜粋）：

【請求項1】ノーマルカラムラインとスペアカラムラインを有する複数のカラムセグメントと、前記各カラムセグメント別に対応するよう設けられ、該当カラムセグメントのノーマルカラムラインを指定するノーマルカラムデコーダを備えた半導体メモリ装置において、前記カラムセグメント別に相互分離されたローカルデータバスライン、及び前記各カラムセグメント別に設けられ、カラムアドレス及び相反するカラムセグメント選択アドレスを入力され、前記各カラムセグメント別に設けられたスペアカラムラインを駆動するヒューズボックスを備え、前記複数のカラムセグメント中で選択されたカラムセグメントで欠陥の発生時、そのカラムセグメントのノーマルカラムラインと前記選択されたカラムセグメントに対応するよう設けられた他のカラムセグメントのスペアカラムラインを同時にイネーブルさせ、前記スペアカラムラインは前記選択されたカラムセグメントに対応するよう設けられた、他のカラムセグメントのヒューズボックスでのリペア信号により駆動されることを特徴とするカラムリダンダンシー回路。

IPC (2件)：

G11C 29/04 ( 200 6.01) , G11C 11/401 ( 200 6.01)

FI (3件)：

G11C 29/00 603 F , G11C 29/00 603 G , G11C 11/34 371 D

引用特許：

審査官引用 (4件)

半導体集積回路
公報種別：公開公報出願番号：特願平4-051308 出願人：株式会社日立製作所, 日立超エル・エス・アイ・エンジニアリング株式会社
特開昭59-135700
半導体記憶装置
公報種別：公開公報出願番号：特願平4-003324 出願人：シャープ株式会社

全件表示

前のページに戻る