特許
J-GLOBAL ID：201103071148344785

半導体記憶装置及びその制御方法

発明者：
福田 徹

福田 徹 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (18件)： 蔵田 昌俊 ,  河野 哲 ,  中村 誠 ,  福原 淑弘 ,  峰 隆司 ,  白根 俊郎 ,  村松 貞男 ,  野河 信久 ,  幸長 保次郎 ,  河野 直樹 ,  砂川 克 ,  勝村 紘 ,  佐藤 立志 ,  岡田 貴志 ,  堀内 美保子 ,  竹内 将訓 ,  市原 卓三 ,  山下 元
公報種別：公開公報
出願番号（国際出願番号）：特願2010-019546
公開番号（公開出願番号）：特開2011-159070
出願日： 2010年01月29日
公開日（公表日）： 2011年08月18日
要約：
【課題】複数CPU間での排他制御を考慮する必要がなく、簡単な制御で、他の動作の割り込み無く複数チャネルの不揮発性メモリの消去動作を実施すること。【解決手段】複数のCPUと複数チャネルの不揮発性メモリとを有する半導体記憶装置であって、複数チャネルの不揮発性メモリ毎の消去動作用のアドレスからなるアドレスリストをアドレスキュー(14)に設定する手段()と、いずれかのCPUから発生された単一の消去動作要求に応じて前記アドレスリストに記載の各アドレスについての一連の消去動作コマンドを連続して発生するコマンド制御部(18)と、前記一連の消去動作コマンドを各アドレスに対応したチャネルの不揮発性メモリに与える分配器(24)とを具備する。【選択図】図1
請求項（抜粋）：
複数のCPUと複数チャネルの不揮発性メモリとを有する半導体記憶装置であって、 複数チャネルの不揮発性メモリ毎の消去動作用のアドレスからなる消去用アドレスリストを生成する手段と、 いずれかのCPUから発生された単一の消去動作要求に応じて前記消去用アドレスリストに記載の各アドレスについての一連の消去動作コマンドを連続して発生する手段と、 前記一連の消去動作コマンドを各アドレスに対応したチャネルの不揮発性メモリに与える手段と、 を具備する半導体記憶装置。
IPC (1件)：
G06F 12/00
FI (3件)：
G06F12/00 571A ,  G06F12/00 560B ,  G06F12/00 597U
Fターム (2件)：
5B060CB01 ,  5B060CD01
引用特許：
出願人引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM