特許
J-GLOBAL ID：200903008993220007
不揮発性記憶装置
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
玉村 静世
公報種別：公開公報
出願番号（国際出願番号）：特願2001-220956
公開番号（公開出願番号）：特開2003-036681
出願日： 2001年07月23日
公開日（公表日）： 2003年02月07日
要約：
【要約】【課題】 複数のメモリバンクで並列書き込み動作や並列消去動作が可能なマルチバンクを有する不揮発性記憶装置を提供する。【解決手段】 不揮発性メモリセルを備え夫々独立にメモリ動作可能な複数個のメモリバンク(3,4)と、メモリバンクのメモリ動作を制御する制御部(5)を有する。制御部は、一のメモリバンクを指定した動作指示に応答するメモリ動作中でも他のメモリバンクを指定した動作指示に応答してメモリ動作を開始させるインタリーブ動作と、一のメモリバンクを指定した動作指示に応答するメモリ動作の開始前に続けて他のメモリバンクを指定したメモリ動作の指示があるとき双方のメモリバンクのメモリ動作を並列に開始させる並列動作とを制御可能である。メモリバンク毎にステータスレジスタ(6,7)が設けられ、メモリバンク毎にメモリ動作の状態が対応ステータスレジスタに反映される。
請求項（抜粋）：
半導体基板に、記憶情報の書き換えが可能な不揮発性メモリセルを備え夫々独立にメモリ動作可能な複数個のメモリバンクと、前記複数個のメモリバンクに対するメモリ動作を制御する制御部と、前記メモリバンク毎に設けられたステータスレジスタと、外部とのインタフェース部とを有し、前記制御部は、動作指示に従ってメモリバンク毎にメモリ動作を制御し、メモリ動作の状態を示すステータス情報を対応するメモリバンクのステータスレジスタに反映し、前記ステータスレジスタに反映されたステータス情報を前記インタフェース部から外部に出力可能にするものであることを特徴とする不揮発性記憶装置。
IPC (5件)：
G11C 16/02
, G06F 12/00 597
, G06F 12/06 525
, G06F 12/16 330
, G11C 29/00 603
G06F 12/00 597 U
, G06F 12/06 525 A
, G06F 12/16 330 D
, G11C 29/00 603 Z
, G11C 17/00 601 Z
, G11C 17/00 611 Z
, G11C 17/00 612 Z
5B018GA04
, 5B018KA01
, 5B018KA12
, 5B018NA06
, 5B025AA03
, 5B025AB01
, 5B025AC01
, 5B025AD01
, 5B025AD04
, 5B025AD05
, 5B025AD08
, 5B025AD13
, 5B025AE00
, 5B025AE05
, 5B060CA12
, 5L106AA10
, 5L106CC01
, 5L106CC17
