特許
J-GLOBAL ID：201103071419035961
フラッシュ・イーピーロム集積回路におけるデータ・パターンをプログラムする方法
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
政木 良文
公報種別：特許公報
出願番号（国際出願番号）：特願2001-278538
公開番号（公開出願番号）：特開2002-157891
特許番号：特許第3648185号
出願日： 2001年09月13日
公開日（公表日）： 2002年05月31日
請求項（抜粋）：
【請求項1】 フラッシュ・イーピーロム・セルの行及び列を含むメモリアレイ中のフラッシュ・イーピーロム・セルのセット中にデータ・パターンをプログラムするプログラム方法であって、 バッファ中にデータ・パターンをロードするロード工程; 前記バッファを、2N本のフラッシュ・イーピーロム・セルの列とN本の総括的ビット線に接続する選択回路を含む前記N本の総括的ビット線に接続し、前記N本の総括的ビット線を、前記選択回路を介してN本のフラッシュ・イーピーロム・セルの列に接続する接続工程; 前記バッファを、前記フラッシュ・イーピーロム・セルのセットに対するビット線に接続することにより、前記フラッシュ・イーピーロム・セルのセットのプログラミングをするプログラミング工程; 前記のプログラミング工程の後に、このプログラミングの正しさをベリファイするために、前記フラッシュ・イーピーロム・セルのセットからの出力を、前記バッファ中のデータと比較する比較工程; 前記バッファ中のデータとマッチする出力を有する、フラッシュ・イーピーロム・セルのセット中のセルに対して、前記バッファ中の対応するビットをクリアし、そして若しデータ・パターンのいずれかのビットが、前記バッファ中にクリアされないで残っている場合には、前記接続工程、前記プログラミング工程及び前記比較工程をリトライするクリアリトライ工程; を有するプログラム方法。
IPC (5件)：
G11C 16/02
, H01L 21/8247
, H01L 27/115
, H01L 29/788
, H01L 29/792
G11C 17/00 611 C
, H01L 27/10 434
, H01L 29/78 371
