特許
J-GLOBAL ID：201103072025072019
周波数シンセサイザ
発明者：
,
出願人/特許権者：
代理人 (1件)：
船津 暢宏
公報種別：公開公報
出願番号（国際出願番号）：特願2009-242805
公開番号（公開出願番号）：特開2011-091583
出願日： 2009年10月21日
公開日（公表日）： 2011年05月06日
要約：
【課題】 電源投入直後の出力周波数を簡単な処理で安定させることができる周波数シンセサイザを提供する。【解決手段】 温度補償を行わない水晶発振器1と、分数分周PLL回路2と、分数分周PLLにおける分周値を制御する制御部3とを備え、制御部3が、予め求められた電源投入からの時間と発振器出力の偏差との関係に基づいて、電源投入からの時間とその時点での周波数偏差を補償するための主分周値Mとステップ値nとを対応付けて時間依存パラメータテーブルとしてメモリー33に記憶しており、電源が投入されると、時間依存パラメータテーブルを参照して、カウンター34で計測された電源投入からの時間に対応する主分周値Mとステップ値nを読み出して分数分周PLL回路2に設定する周波数シンセサイザとしている。【選択図】 図2
請求項（抜粋）：
基準信号を発生する水晶発振器と、設定された主分周値及びステップ値によって特定される分周値で電圧制御発振器の出力信号を分周して、前記基準信号と前記分周された信号との位相差に基づいて前記電圧制御発振器の出力周波数を制御する分数分周PLL回路と、主分周値とステップ値とを前記分数分周PLL回路に設定する制御部とを備えた周波数シンセサイザであって、
前記水晶発振器が、温度補償回路を備えておらず、
前記分数分周PLL回路が、電圧制御発振器と、プログラマブル分周器と、位相比較器と、ループフィルタと、ラッチ回路と、加算器とを備え、
前記ラッチ回路が、前記基準信号をクロックとして、設定されたステップ数をクロック毎に出力し、
前記加算器が、前記ラッチ回路からの出力をクロック毎に加算し、オーバーフローした場合にオーバーフロー信号を前記プログラマブル分周器に出力し、
前記プログラマブル分周器が、前記加算器から前記オーバーフロー信号が入力されないときには前記主分周値で分周し、前記オーバーフロー信号が入力されたときには前記主分周値に1を加算した値で分周し、
前記制御部が、電源投入からの時間に応じた前記水晶発振器の出力周波数の偏差の情報に基づいて、前記偏差を補償する分周値とするための主分周値及びステップ値を電源投入からの時間に対応付けて記憶しておき、電源が投入されると、前記電源投入からの時間を計時し、前記計時された時間に対応して記憶された主分周値及びステップ値を読み出して、前記主分周値を前記プログラマブル分周器に設定すると共に、前記ステップ値を前記ラッチ回路に設定することを特徴とする周波数シンセサイザ。
IPC (3件)：
H03L 7/10
, H03L 7/197
, H03L 7/187
H03L7/10 A
, H03L7/18 A
, H03L7/18 C
5J106AA04
, 5J106CC01
, 5J106CC15
, 5J106CC21
, 5J106CC41
, 5J106CC52
, 5J106DD13
, 5J106DD17
, 5J106DD36
, 5J106DD42
, 5J106EE02
, 5J106KK13
, 5J106KK28
, 5J106PP03
, 5J106QQ12
, 5J106RR10
, 5J106RR14
, 5J106RR18
出願人引用 (5件)
全件表示
審査官引用 (5件)
全件表示
前のページに戻る
