特許

J-GLOBAL ID：201103072511922849

半導体装置の製造方法

発明者： 清利 正弘 ,  江口 和弘 ,  中林 正明 ,  井上 文彦
出願人/特許権者： 株式会社東芝 ,  富士通株式会社
代理人 (6件)： 鈴江 武彦 ,  村松 貞男 ,  橋本 良郎 ,  河野 哲 ,  中村 誠 ,  河井 将次
公報種別：特許公報
出願番号（国際出願番号）：特願2001-217226
公開番号（公開出願番号）：特開2003-031689
特許番号：特許第4088052号
出願日： 2001年07月17日
公開日（公表日）： 2003年01月31日
請求項（抜粋）：

【請求項1】 半導体基板上に、導電体膜を1層以上含むと共に、最上層に絶縁膜が形成された犠牲層を形成する工程と、 前記犠牲層に電解めっき法の鋳型となる空洞を形成する工程と、 前記導電体膜をシード層として利用する電解めっき法により、前記空洞の表面に、金属膜を成長させ、円筒状の電極を形成する工程と、 前記犠牲層を剥離して前記円筒状の電極を露出させる工程とを含むことを特徴とする半導体装置の製造方法。

IPC (6件)：

H01L 21/8242 ( 200 6.01) ,  H01L 27/108 ( 200 6.01) ,  H01L 21/822 ( 200 6.01) ,  H01L 27/04 ( 200 6.01) ,  H01L 21/288 ( 200 6.01) ,  H01L 21/768 ( 200 6.01)

FI (5件)：

H01L 27/10 621 C ,  H01L 27/04 C ,  H01L 21/288 E ,  H01L 27/10 651 ,  H01L 21/90 C

引用特許：

審査官引用 (3件)

• 電気メッキ方法を用いた半導体メモリ素子のキャパシタの製造方法
  公報種別：公開公報   出願番号：特願2000-312496   出願人：三星電子株式会社
• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平10-066336   出願人：ソニー株式会社
• 半導体素子の形成方法
  公報種別：公開公報   出願番号：特願平10-351720   出願人：モトローラ・インコーポレイテッド