特許
J-GLOBAL ID：201103074981426409

エラスティックストア回路

発明者：
吉永 幸太郎

吉永 幸太郎 について


出願人/特許権者：
日本電気株式会社

日本電気株式会社 について


代理人 (1件)： 岩佐 義幸
公報種別：特許公報
出願番号（国際出願番号）：特願2000-142899
公開番号（公開出願番号）：特開2001-325790
特許番号：特許第3772639号
出願日： 2000年05月16日
公開日（公表日）： 2001年11月22日
請求項（抜粋）：
【請求項1】 2ポートメモリと、2ポートメモリに対し一方のポートを介してデータを読み出すための読み出しアドレスを発生する第1のアドレス発生手段と、2ポートメモリに対し他方のポートを介してデータを書き込むための書き込みアドレスを発生する第2のアドレス発生手段とを備え、読み出しアドレスと書き込みアドレスとの差が規定値以内に接近した場合に両アドレスの差を補正するエラスティックストア回路において、 前記読み出しアドレスと書き込みアドレスのいずれか一方の最下位ビットをカウントアップ信号とし、他方の最下位ビットをカウントダウン信号として両アドレスの距離差をカウント値として認識するアップダウンカウンタと、 アップダウンカウンタのカウンタ値が、読み出しアドレスと書き込みアドレスとが接近したことを表す所定の第1の規定値に達したことを検出すると、前記第1のアドレス発生手段または第2のアドレス発生手段のいずれか一方のアドレス発生を停止する信号を一定時間出力し、アップダウンカウンタのカウンタ値が、読み出しアドレスと書き込みアドレスとが更に接近したことを表す所定の第2の規定値に達したことを検出すると、前記第1のアドレス発生手段の読み出しアドレスと第2のアドレス発生手段の書き込みアドレスとを最大距離の初期値に設定するイニシャライズ信号を出力する距離検出部と、 を備えることを特徴とするエラスティックストア回路。
IPC (3件)：
G11C 7/00 ( 200 6.01) ,  G06F 5/14 ( 200 6.01) ,  H04L 13/08 ( 200 6.01)
FI (3件)：
G11C 7/00 318 A ,  G06F 5/14 ,  H04L 13/08
引用特許：
出願人引用 (5件)
全件表示
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM