半導体装置および半導体装置の駆動方法

発明者： , ,
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願2011-057969
公開番号（公開出願番号）：特開2011-216878
出願日： 2011年03月16日
公開日（公表日）： 2011年10月27日
要約：

【課題】電力が供給されない状況でも記憶内容の保持が可能で、かつ、書き込み回数にも制限が無い、新たな構造の半導体装置を提供することを目的の一とする。また、新たな構造の半導体装置の高集積化を図り、単位面積あたりの記憶容量を増加させることを目的の一とする。【解決手段】トランジスタのオフ電流を十分に小さくすることができる材料、例えば、ワイドギャップ半導体である酸化物半導体材料を用いて半導体装置を構成する。トランジスタのオフ電流を十分に小さくすることができる半導体材料を用いることで、長期間にわたって情報を保持することが可能である。また、半導体装置の各メモリセルを構成する、酸化物半導体を用いたトランジスタを直列に接続することにより、隣り合うメモリセルにおいて、酸化物半導体を用いたトランジスタのソース電極またはドレイン電極をお互いに接続させることができ、メモリセルの占有面積を低減することができる。【選択図】図2

請求項（抜粋）：

ソース線と、ビット線と、m本(mは2以上の整数)の信号線と、m本のワード線と、選択線と、前記ソース線と前記ビット線との間に、直列に接続された第1乃至第mのメモリセルと、ゲート端子が前記選択線と電気的に接続された選択トランジスタと、を有し、前記第1乃至第mのメモリセルはそれぞれ、第1のゲート端子、第1のソース端子、および第1のドレイン端子を有する第1のトランジスタと、第2のゲート端子、第2のソース端子、および第2のドレイン端子を有する第2のトランジスタと、容量素子と、を有し、前記第1のトランジスタは半導体材料を含む基板に設けられ、前記第2のトランジスタは酸化物半導体層を含んで構成され、前記ソース線は、前記選択トランジスタを介して、前記第mのメモリセルの前記第1のソース端子と電気的に接続され、前記ビット線は、前記第1のメモリセルの前記第2のドレイン端子と電気的に接続され、且つ前記第1のメモリセルの前記第1のドレイン端子と電気的に接続され、第k(kは1以上m以下の自然数)の信号線は、第kのメモリセルの前記第2のゲート端子と電気的に接続され、第kのワード線は、前記第kのメモリセルの前記容量素子の端子の一方と電気的に接続され、第l(lは2以上m以下の自然数)のメモリセルの第2のドレイン端子は、第(l-1)のメモリセルの第1のゲート端子と、前記第(l-1)のメモリセルの第2のソース端子と、前記第(l-1)のメモリセルの容量素子の端子の他方と電気的に接続され、前記第mのメモリセルの第1のゲート端子と、前記第mのメモリセルの第2のソース端子と、前記第mのメモリセルの容量素子の端子の他方とは電気的に接続され、前記第lのメモリセルの第1のドレイン端子は、第(l-1)のメモリセルの第1のソース端子と電気的に接続された半導体装置。

IPC (7件)：

H01L 21/824 , H01L 27/108 , H01L 29/786 , H01L 27/115 , H01L 29/788 , H01L 29/792 , G11C 11/405

FI (6件)：

H01L27/10 321 , H01L29/78 613B , H01L29/78 618B , H01L27/10 434 , H01L29/78 371 , G11C11/34 352B

Fターム (150件)：

5F083AD02 , 5F083AD69 , 5F083EP02 , 5F083EP21 , 5F083ER21 , 5F083GA09 , 5F083GA11 , 5F083HA02 , 5F083HA06 , 5F083JA02 , 5F083JA05 , 5F083JA19 , 5F083JA35 , 5F083JA36 , 5F083JA37 , 5F083JA38 , 5F083JA39 , 5F083JA40 , 5F083JA42 , 5F083JA53 , 5F083JA56 , 5F083JA58 , 5F083JA60 , 5F083MA06 , 5F083MA16 , 5F083MA19 , 5F083NA01 , 5F083PR22 , 5F083PR33 , 5F083PR34 , 5F083PR40 , 5F101BA17 , 5F101BB01 , 5F101BD12 , 5F101BD30 , 5F101BD35 , 5F101BD39 , 5F101BE02 , 5F101BE05 , 5F101BE07 , 5F101BH16 , 5F110AA01 , 5F110AA04 , 5F110AA06 , 5F110AA09 , 5F110BB06 , 5F110BB11 , 5F110CC02 , 5F110CC05 , 5F110DD01 , 5F110DD02 , 5F110DD03 , 5F110DD04 , 5F110DD05 , 5F110DD12 , 5F110DD13 , 5F110DD14 , 5F110DD15 , 5F110DD17 , 5F110EE01 , 5F110EE02 , 5F110EE03 , 5F110EE04 , 5F110EE05 , 5F110EE06 , 5F110EE07 , 5F110EE09 , 5F110EE14 , 5F110EE31 , 5F110EE42 , 5F110EE43 , 5F110EE44 , 5F110EE45 , 5F110FF01 , 5F110FF02 , 5F110FF03 , 5F110FF04 , 5F110FF05 , 5F110FF09 , 5F110FF23 , 5F110FF25 , 5F110FF26 , 5F110FF28 , 5F110FF29 , 5F110GG01 , 5F110GG02 , 5F110GG03 , 5F110GG06 , 5F110GG07 , 5F110GG12 , 5F110GG25 , 5F110GG28 , 5F110GG32 , 5F110GG33 , 5F110GG34 , 5F110GG35 , 5F110GG43 , 5F110GG57 , 5F110GG58 , 5F110HJ01 , 5F110HK01 , 5F110HK02 , 5F110HK03 , 5F110HK04 , 5F110HK05 , 5F110HK06 , 5F110HK07 , 5F110HK21 , 5F110HK22 , 5F110HK32 , 5F110HK33 , 5F110HK34 , 5F110HK35 , 5F110HK40 , 5F110HL01 , 5F110HL02 , 5F110HL03 , 5F110HL04 , 5F110HL06 , 5F110HL07 , 5F110HL11 , 5F110HL22 , 5F110HL23 , 5F110HL24 , 5F110HM03 , 5F110HM15 , 5F110HM17 , 5F110NN03 , 5F110NN22 , 5F110NN23 , 5F110NN24 , 5F110NN27 , 5F110NN33 , 5F110NN34 , 5F110NN35 , 5F110NN62 , 5F110NN65 , 5F110NN72 , 5F110QQ08 , 5F110QQ11 , 5F110QQ19 , 5M024AA94 , 5M024BB02 , 5M024CC02 , 5M024CC05 , 5M024CC07 , 5M024PP03 , 5M024PP04 , 5M024PP05 , 5M024PP07

引用特許：

審査官引用 (6件)

半導体装置およびその製造方法
公報種別：公開公報出願番号：特願2000-143424 出願人：株式会社日立製作所
アモルファス酸化物膜をチャネル層に用いた電界効果型トランジスタ、アモルファス酸化物膜をチャネル層に用いた電界効果型トランジスタの製造方法及びアモルファス酸化物膜の製造方法
公報種別：公開公報出願番号：特願2006-221552 出願人：キヤノン株式会社
半導体素子及び半導体装置
公報種別：公開公報出願番号：特願平11-071402 出願人：株式会社日立製作所

全件表示

前のページに戻る