特許
J-GLOBAL ID：201103077544035807
強誘電体メモリ素子の製造方法および強誘電体メモリ装置
発明者：
,
,
,
出願人/特許権者：
代理人 (11件)：
三枝 英二
, 掛樋 悠路
, 小原 健志
, 中川 博司
, 舘 泰光
, 斎藤 健治
, 藤井 淳
, 関 仁士
, 中野 睦子
, 眞下 晋一
, 井内 龍二
公報種別：特許公報
出願番号（国際出願番号）：特願2001-375497
公開番号（公開出願番号）：特開2002-329845
特許番号：特許第4296375号
出願日： 2001年12月10日
公開日（公表日）： 2002年11月15日
請求項（抜粋）：
【請求項1】 強誘電体膜で構成されたキャパシタを備える強誘電体メモリ素子の製造方法において、
キャパシタ形成工程が、
半導体基板上部に下部電極用の第1導電膜を形成する第1ステップと、
該第1導電膜上に、化学式(BixLay)Ti3O12(ただし、xは3.25〜3.35、yは0.70〜0.90)で表される化合物の強誘電体膜を形成する第2ステップと、
該(BixLay)Ti3O12強誘電体膜上に、上部電極用の第2導電膜を形成する第3ステップと、
前記第1導電膜、(BixLay)Ti3O12強誘電体膜及び第2導電膜を選択的にエッチングすることにより、前記(BixLay)Ti3O12強誘電体膜の周縁部を露出させる第4ステップと、
熱処理を施すことにより、前記(BixLay)Ti3O12強誘電体膜の前記周縁部とその内側とで結晶の配向が異なるようにする第5ステップと
を含むことを特徴とする強誘電体メモリ素子の製造方法。
IPC (4件)：
H01L 21/8246 ( 200 6.01)
, H01L 27/105 ( 200 6.01)
, C01G 29/00 ( 200 6.01)
, C23C 16/40 ( 200 6.01)
H01L 27/10 444 B
, C01G 29/00
, C23C 16/40
出願人引用 (6件)
全件表示
審査官引用 (6件)
全件表示
前のページに戻る
