半導体装置の製造方法

発明者： ,
出願人/特許権者：
公報種別：特許公報
出願番号（国際出願番号）：特願平11-052238
公開番号（公開出願番号）：特開2000-252300
特許番号：特許第4004677号
出願日： 1999年03月01日
公開日（公表日）： 2000年09月14日
請求項（抜粋）：

【請求項1】半導体基板に離間して形成されたN+型ソース領域とN+型ドレイン領域、及び該N+型ソース領域と該N+型ドレイン領域間に形成されたNチャネル領域の表面上にそれぞれ配置したソース電極、ドレイン電極、ゲート電極を備えたNチャネルMESFETとともに、該半導体基板に離間して形成された2つのN+型半導体領域と、該2つのN+型半導体領域の表面上に形成されたオーミック電極と、該2つのN+型半導体領域間に形成されたP型半導体領域を備えたNPN接合ダイオードを同一の該半導体基板上に形成する半導体装置の製造方法において、半絶縁性GaAs基板全体に深いP埋込層とより浅いNチャネル層を順に形成する工程と、該半絶縁性GaAs基板表面から該P埋込層より深くかつ離間した2つのN+層を形成する工程と、該2つのN+層表面上にそれぞれ該オーミック電極を形成する工程と、該オーミック電極を含む該半絶縁性GaAs基板表面全体を被覆したフォトレジストをパターニングし、選択的に該オーミック電極間の該Nチャネル層表面と該Nチャネル層に接する該2つのN+層表面の一部を露出させる工程と、該Nチャネル層を完全に除去する工程を備え、該オーミック電極を含む該2つのN+層と該P埋込層から構成された該NPN接合ダイオードを該NチャネルMESFETと同一の該半絶縁性GaAs基板上に形成することを特徴とする半導体装置の製造方法。

IPC (6件)：

H01L 21/338 ( 200 6.01) , H01L 29/812 ( 200 6.01) , H01L 21/822 ( 200 6.01) , H01L 27/04 ( 200 6.01) , H01L 27/095 ( 200 6.01) , H01L 29/866 ( 200 6.01)

FI (4件)：

H01L 29/80 P , H01L 27/04 H , H01L 29/80 E , H01L 29/90 S

引用特許：

出願人引用 (4件)

特開平4-369863
ダイオードの製造方法および保護ダイオードを備えた電界効果トランジスタの製造方法
公報種別：公開公報出願番号：特願平8-284428 出願人：ソニー株式会社
半導体装置およびその製造方法
公報種別：公開公報出願番号：特願平8-336157 出願人：ソニー株式会社

全件表示

前のページに戻る