特許
J-GLOBAL ID:201103079559969760

不揮発性半導体記憶装置およびその消去方法

発明者:
出願人/特許権者:
代理人 (6件): 深見 久郎 ,  森田 俊雄 ,  深見 久郎 ,  森田 俊雄 ,  吉田 博由 ,  伊藤 英彦
公報種別:特許公報
出願番号(国際出願番号):特願平11-239526
公開番号(公開出願番号):特開2001-067882
特許番号:特許第4138173号
出願日: 1999年08月26日
公開日(公表日): 2001年03月16日
請求項(抜粋):
【請求項1】 半導体基板上に形成される不揮発性半導体記憶装置であって、 外部電源電位を受けて、内部電源電位を生成する内部電源回路と、 コマンド信号に応じて、前記不揮発性半導体記憶装置の動作を制御する制御回路と、 複数のフローティングゲート型のメモリセルトランジスタが行列状に配置されたメモリセルアレイとを備え、 前記メモリセルアレイは、それぞれ、一括した前記メモリセルトランジスタへの消去パルス印加と消去ベリファイ動作とを繰り返すことにより、消去動作を行なう単位となる複数のメモリセルブロックに分割され、 前記メモリセルトランジスタのしきい値判定のための基準電位を生成するための基準電位生成回路と、 前記メモリセルトランジスタを選択し、消去ベリファイ動作において前記選択されたメモリセルトランジスタに前記基準電位を、前記消去ベリファイ完了後に行なわれる書戻し動作において選択された前記メモリセルトランジスタに前記内部電源電位を、それぞれ選択的に供給するためのセル電位供給回路と、 選択された前記メモリセルトランジスタからデータの読出を行ない、かつ、書戻し動作において前記選択されたメモリセルトランジスタを介して流れる電流値に基づいてしきい値判定を行なうための複数のセンスアンプを含むセンスアンプ部とをさらに備え、 前記センスアンプの前記しきい値判定における電流感度は、前記消去ベリファイ完了後において、前記書戻し動作を一括して行なう複数の前記メモリセルトランジスタのオフ状態でのリーク電流の総和が、前記内部電源回路の電流駆動能力の範囲内となるように設定される、不揮発性半導体記憶装置。
IPC (1件):
G11C 16/02 ( 200 6.01)
FI (1件):
G11C 17/00 612 D
引用特許:
審査官引用 (3件)

前のページに戻る