特許
J-GLOBAL ID：201103080955900348

半導体素子及び半導体素子の製造方法

発明者：
田中 明

田中 明 について


出願人/特許権者：
富士電機株式会社

富士電機株式会社 について


代理人 (1件)： 松井 茂
公報種別：公開公報
出願番号（国際出願番号）：特願2010-057176
公開番号（公開出願番号）：特開2011-192774
出願日： 2010年03月15日
公開日（公表日）： 2011年09月29日
要約：
【課題】長期にわたって信頼性に優れた半導体素子及びその製造方法を提供する。【解決手段】基板の一方の面に第1表面電極2を形成し、第1表面電極2が形成された基板1の表面にレジスト組成物を塗布し、プリベークしてレジスト膜10を形成し、該レジスト膜10を貫通して第1表面電極1上にコンタクトホールを形成し、このコンタクトホール内にコンタクト電極4を形成し、第1表面電極2が形成された基板の表面に、熱膨張率が2ppm/°C以上7ppm/°C未満の第1絶縁膜3aを形成し、次いで、該第1絶縁膜3a上に熱膨張率が7ppm/°C以上24ppm/°C以下の第2絶縁膜3bを積層して絶縁膜3を形成し、コンタクト電極4を介して絶縁膜上に第2表面電極5を形成し、第1表面電極2、第2表面電極5及び絶縁膜3が形成された基板の裏面側を支持体に固定し、第1表面電極側からダイシングして素子ユニットを分離して半導体素子を製造する。【選択図】図2
請求項（抜粋）：
基板の表面に形成された第1表面電極と、 前記第1表面電極上を含む基板の表面側に形成された絶縁膜と、 前記絶縁膜の表面に形成された第2表面電極と、 前記絶縁膜を連通して前記第1表面電極と前記第2表面電極とを導通するように形成されたコンタクト電極とを備えた半導体素子であって、 前記絶縁膜は、前記基板に隣接する側に形成された熱膨張率が2ppm/°C以上7ppm/°C未満の第1絶縁膜と、前記第2表面電極に隣接する側に形成された熱膨張率が7ppm/°C以上24ppm/°C以下の第2絶縁膜とを有することを特徴とする半導体素子。
IPC (7件)：
H01L 21/768 ,  H01L 23/522 ,  H01L 21/283 ,  H01L 29/78 ,  H01L 21/312 ,  H01L 21/316 ,  H01L 21/318
FI (8件)：
H01L21/90 S ,  H01L21/283 C ,  H01L29/78 652L ,  H01L29/78 652Q ,  H01L21/90 A ,  H01L21/312 B ,  H01L21/316 M ,  H01L21/318 M
Fターム (56件)：
4M104AA01 ,  4M104AA03 ,  4M104AA04 ,  4M104BB02 ,  4M104BB04 ,  4M104BB05 ,  4M104BB13 ,  4M104CC01 ,  4M104DD20 ,  4M104DD52 ,  4M104EE01 ,  4M104EE05 ,  4M104EE12 ,  4M104EE17 ,  4M104EE18 ,  4M104FF02 ,  4M104GG09 ,  4M104GG18 ,  4M104HH20 ,  5F033GG01 ,  5F033GG02 ,  5F033HH07 ,  5F033HH09 ,  5F033HH11 ,  5F033HH13 ,  5F033HH17 ,  5F033JJ08 ,  5F033JJ11 ,  5F033KK07 ,  5F033KK09 ,  5F033MM08 ,  5F033NN19 ,  5F033PP15 ,  5F033PP19 ,  5F033PP27 ,  5F033QQ09 ,  5F033QQ11 ,  5F033QQ37 ,  5F033QQ47 ,  5F033QQ54 ,  5F033QQ73 ,  5F033RR04 ,  5F033RR06 ,  5F033RR22 ,  5F033SS22 ,  5F033TT03 ,  5F033TT04 ,  5F033WW00 ,  5F033XX17 ,  5F033XX19 ,  5F058AA02 ,  5F058AD02 ,  5F058AD04 ,  5F058AF04 ,  5F058AH04 ,  5F058AH05
引用特許：
審査官引用 (6件)
全件表示

前のページに戻る

TOP

BOTTOM