特許
J-GLOBAL ID：201103081314833221
半導体記憶装置の製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
西村 征生
公報種別：特許公報
出願番号（国際出願番号）：特願平11-257881
公開番号（公開出願番号）：特開2001-085635
特許番号：特許第3324579号
出願日： 1999年09月10日
公開日（公表日）： 2001年03月30日
請求項（抜粋）：
【請求項1】 半導体基板上にメモリセル選択用トランジスタを形成した後、該メモリセル選択用トランジスタの一動作領域に接続されるように容量素子を形成してメモリセルを構成する半導体記憶装置の製造方法であって、前記半導体基板上に前記メモリセル選択用トランジスタを形成した後、前記半導体基板上に層間絶縁膜を形成する層間絶縁膜形成工程と、前記層間絶縁膜にコンタクトホールを形成した後、該コンタクトホールに前記メモリセル選択用トランジスタの一動作領域に接続されるように前記容量素子の下部電極を形成する下部電極形成工程と、前記下部電極の上に前記容量素子の容量絶縁膜を形成する容量絶縁膜形成工程と、前記半導体基板をファーネス炉内で、所定の温度で、所定の時間酸化する酸化処理工程と、前記容量絶縁膜上に前記容量素子の上部電極を形成する上部電極形成工程とを含み、かつ、前記下部電極形成工程が、前記層間絶縁膜のコンタクトホールに第一の非晶質シリコン膜を形成する第一の段階と、該第一の段階にて形成された前記第一の非晶質シリコン膜上に微結晶を含む第二の非晶質シリコン膜を形成して、該第二の非晶質シリコン膜に含まれる微結晶を核としてHSG(半球状粒子)を形成する第二の段階と、該第二の段階にて形成された前記HSGに不純物を拡散させる第三の段階と、該第三の段階完了後、前記HSGの表面層を除去する第四の段階とを含んでなると共に、前記第三の段階では、反応装置内にフォスフィンガスを導入し、前記HSGに燐の拡散を開始し、所定の時間アニール処理を行った後、前記フォスフィンガスの導入を継続させたままで、アニール処理温度を下降させることを特徴とする半導体記憶装置の製造方法。
IPC (2件)：
H01L 21/8242
, H01L 27/108
出願人引用 (6件)
全件表示
審査官引用 (6件)
全件表示
前のページに戻る
