特許
J-GLOBAL ID：200903083524999623
半導体装置のキャパシター製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
志賀 正武 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-181205
公開番号（公開出願番号）：特開平11-068060
出願日： 1998年06月26日
公開日（公表日）： 1999年03月09日
要約：
【要約】【課題】 誘電体膜を形成するために使用されるシリコン窒化膜のクラック(crack)及びシニング(thinning)現象を防止することができ、これにより後続の湿式酸化工程によりビットラインが酸化される等の問題点を解決することができる半導体装置のキャパシター製造方法を提供する。【解決手段】 半導体装置のキャパシター製造方法において、半導体基板100上に活性領域と非活性領域を定義するために素子分離領域102を形成し、半導体基板100の活性領域上にゲート電極を形成し、これを含んで半導体基板100上に不純物がドーピングされない第1層間絶縁膜106を形成し、第1層間絶縁膜106上にビットライン108を形成し、このビットライン108を含んで第1層間絶縁膜106上に不純物がドーピングされない第2層間絶縁膜110を形成する工程を具備する。
請求項（抜粋）：
半導体基板上に活性領域と非活性領域を定義するために素子分離領域を形成する工程と、前記半導体基板の活性領域上に第1導電層を形成する工程と、前記第1導電層を含んで半導体基板上に不純物がドーピングされない第1層間絶縁膜を形成する工程と、前記第1層間絶縁膜上に第2導電層を形成する工程と、前記第2導電層含んで前記第1層間絶縁膜上に不純物がドーピングされない第2層間絶縁膜を形成する工程とを具備する半導体装置のキャパシター製造方法。
IPC (2件)：
H01L 27/108
, H01L 21/8242
