ラッチアップ検証方法及び検証装置

発明者： ,
出願人/特許権者：
代理人 (6件)：小栗昌平 , 高松猛 , 萩野平 , 添田全一 , 本多弘徳 , 市川利光
公報種別：特許公報
出願番号（国際出願番号）：特願平11-098013
公開番号（公開出願番号）：特開2000-294650
特許番号：特許第4334660号
出願日： 1999年04月05日
公開日（公表日）： 2000年10月20日
請求項（抜粋）：

【請求項1】半導体基板上に形成され、サリサイド配線構造を備え、前記基板コンタクト領域が、ヴィアホールを介して前記半導体基板内にコンタクトするヴィアホール含有コンタクト領域と、ヴィアホールを介して前記半導体基板内にコンタクトすることなく基板表面に形成された表面コンタクト領域とからなる半導体集積回路のレイアウトデータから、ウエル領域とトランジスタ領域と基板コンタクト領域とを抽出し、これら各抽出情報に基づいて、オーバーサイズ値を個々に設定する工程を順次実行することにより、レイアウトデータのラッチアップ検証を実行するラッチアップ検証方法であって、オーバーサイズ値を格納するデータベースを作成する工程と、前記レイアウトデータから、ウエル領域を抽出する第1の抽出工程と、前記レイアウトデータから、トランジスタ領域を抽出する第2の抽出工程と、前記レイアウトデータから、基板コンタクト領域を抽出する第3の抽出工程と、前記第1乃至第3の抽出工程より得られた前記抽出情報に基づき、前記半導体集積回路の各トランジスタ領域の構造的条件または使用条件に基づいて、オーバーサイズ値データベースを参照してオーバーサイズ値を決定するオーバーサイズ決定工程と、前記オーバーサイズ値に基づいてオーバーサイズ領域を画定する工程と、前記画定工程で画定されたオーバーサイズ領域内にトランジスタ領域が含まれているか否かによってラッチアップ検証を実行する工程とを含み、前記基板コンタクト領域が、ヴィアホール含有コンタクト領域であるか表面コンタクト領域であるかを判断し、表面コンタクト領域である場合には、前記オーバーサイズ値を縮小するように構成されたことを特徴とするラッチアップ検証方法。

IPC (2件)：

H01L 21/82 ( 200 6.01) , G06F 17/50 ( 200 6.01)

FI (4件)：

H01L 21/82 T , G06F 17/50 666 S , G06F 17/50 666 C , G06F 17/50 666 L

引用特許：

出願人引用 (3件)

ラッチアップ検証装置
公報種別：公開公報出願番号：特願平5-079554 出願人：三菱電機株式会社
半導体集積回路
公報種別：公開公報出願番号：特願平8-056133 出願人：沖電気工業株式会社
ラッチアップ検証装置
公報種別：公開公報出願番号：特願平5-275457 出願人：三菱電機セミコンダクタソフトウエア株式会社, 三菱電機株式会社

審査官引用 (3件)

ラッチアップ検証装置
公報種別：公開公報出願番号：特願平5-079554 出願人：三菱電機株式会社
半導体集積回路
公報種別：公開公報出願番号：特願平8-056133 出願人：沖電気工業株式会社
ラッチアップ検証装置
公報種別：公開公報出願番号：特願平5-275457 出願人：三菱電機セミコンダクタソフトウエア株式会社, 三菱電機株式会社

前のページに戻る