特許

J-GLOBAL ID：201103083011586313

半導体装置の製造方法

発明者： 塚本 雅則 ,  藤田 繁 ,  藤田 徹
出願人/特許権者： ソニー株式会社
代理人 (1件)： 松尾 憲一郎
公報種別：特許公報
出願番号（国際出願番号）：特願2000-245491
公開番号（公開出願番号）：特開2002-057296
特許番号：特許第4470297号
出願日： 2000年08月14日
公開日（公表日）： 2002年02月22日
請求項（抜粋）：

【請求項1】 同一基板にDRAMと、表面チャネル型のPMOSFETとNMOSFETを備えたロジック素子とを搭載した半導体装置の製造方法であって、 前記基板上の一部にゲート酸化膜を形成する工程と、 前記ゲート酸化膜に窒素をドープする工程と、 前記ゲート酸化膜上にゲート電極を形成する工程と、 前記基板に形成された活性層上に金属シリサイド層を形成する工程と、 前記金属シリサイド層及び前記ゲート電極を覆うシリコン窒化膜を、650°C以上750°C以下の堆積温度で、かつ原料ガスにジクロロシランとアンモニアとを用いて成膜する工程と、を有する半導体装置の製造方法。

IPC (6件)：

H01L 27/10 ( 200 6.01) ,  H01L 21/318 ( 200 6.01) ,  H01L 21/8238 ( 200 6.01) ,  H01L 27/092 ( 200 6.01) ,  H01L 21/8242 ( 200 6.01) ,  H01L 27/108 ( 200 6.01)

FI (4件)：

H01L 27/10 481 ,  H01L 21/318 B ,  H01L 27/08 321 F ,  H01L 27/10 621 C

引用特許：

審査官引用 (3件)

• 半導体装置およびその製造方法
  公報種別：公開公報   出願番号：特願平10-369686   出願人：株式会社日立製作所, 株式会社日立超エル・エス・アイ・システムズ
• MOSトランジスタの製造方法
  公報種別：公開公報   出願番号：特願平10-180056   出願人：ソニー株式会社
• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平8-171220   出願人：株式会社東芝