特許
J-GLOBAL ID：200903082887614980

MOSトランジスタの製造方法

発明者：
塚本 雅則

塚本 雅則 について


出願人/特許権者：
ソニー株式会社

ソニー株式会社 について


公報種別：公開公報
出願番号（国際出願番号）：特願平10-180056
公開番号（公開出願番号）：特開2000-012856
出願日： 1998年06月26日
公開日（公表日）： 2000年01月14日
要約：
【要約】【課題】 PMOSのゲート電極7にp型ポリシリコン膜5が含まれ、かつ窒化シリコン膜13と共存する場合に、該p型ポリシリコン膜5からのホウ素の拡散やゲート酸化膜4の突抜けを防止し、PMOS特性を安定化させる。【解決手段】 窒化シリコン膜13に含まれる水素はホウ素の増速拡散に寄与するので、窒化シリコン膜13の成膜工程以降に行われるすべての工程を、この増速拡散を防止し得る温度範囲内で行う。減圧CVD法による酸化シリコン膜14の成膜は、850°C未満の反応炉(ファーネス)内で行い、コンタクト・ホール16の底面の基板内に形成される補償領域17の不純物活性化アニールは、1000°C未満のRTA(ラピッド・サーマル・アニール)で行う。
請求項（抜粋）：
半導体基板の表面に形成されたゲート絶縁膜上にp型シリコン膜を用いてゲート電極を形成する工程と、基体上に窒化シリコン膜を成膜する工程とを含むMOSトランジスタの製造方法であって、前記窒化シリコン膜を成膜する工程以降に行われるすべての工程を、該窒化シリコン膜中に含まれる水素による前記p型シリコン膜中のp型不純物の増速拡散を防止し得る温度範囲内で行うことを特徴とするMOSトランジスタの製造方法。
IPC (3件)：
H01L 29/78 ,  H01L 21/8238 ,  H01L 27/092
FI (2件)：
H01L 29/78 301 N ,  H01L 27/08 321 B
Fターム (29件)：
5F040DA00 ,  5F040DB03 ,  5F040DC01 ,  5F040EC04 ,  5F040EC07 ,  5F040EC12 ,  5F040EC13 ,  5F040EF02 ,  5F040EH08 ,  5F040EJ08 ,  5F040EK01 ,  5F040FA05 ,  5F040FA07 ,  5F040FB02 ,  5F040FC00 ,  5F040FC11 ,  5F040FC19 ,  5F040FC21 ,  5F040FC22 ,  5F048AA00 ,  5F048AB01 ,  5F048AB03 ,  5F048AC03 ,  5F048BA01 ,  5F048BB07 ,  5F048BB14 ,  5F048BC06 ,  5F048BF05 ,  5F048BG01
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM