タイミング発生器及び半導体試験装置

発明者：
出願人/特許権者：
代理人 (1件)：渡辺喜平
公報種別：特許公報
出願番号（国際出願番号）：特願2000-264027
公開番号（公開出願番号）：特開2002-071767
特許番号：特許第4508385号
出願日： 2000年08月31日
公開日（公表日）： 2002年03月12日
請求項（抜粋）：

【請求項1】信号を通過する経路と信号を遅延させる経路とをそれぞれ有し、互いに異なる遅延時間を生じさせる複数段の遅延部を直列に接続した可変遅延回路と、各前記遅延部のうち遅延時間を生じさせる遅延部の組合せを示す遅延設定値と、遅延時間とを対応づけて格納するメモリとを備えたタイミング発生器であって、前記可変遅延回路のm段(mは2以上の整数)の前記遅延部を複数の遅延群に分け、各遅延群がmw1個,mw2個,・・・mwN個の遅延部を有し、遅延設定値のビット数nの前記メモリとして、前記遅延群ごとに分割した遅延設定値がw1ビット,w2ビット,・・・wNビット(n=(w1)+(w2)+・・・(wN))の複数の個別の分割メモリを設け、各分割メモリには、それぞれ当該分割メモリに対応する遅延群を構成するmw1個,mw2個,・・・mwN個の遅延部のうち遅延時間を生じさせる遅延部の組み合わせと、当該遅延群の遅延時間を示すw1ビット,w2ビット,・・・wNビットの分割遅延設定値とを対応づけて格納し、前記メモリ及び各分割メモリの深さ及びメモリ容量が以下の2式の関係を満たすことを特徴とするタイミング発生器。 (2^n)>(2^w1)+(2^w2)+・・・(2^wN) (2^n×m)>(2^w1×mw1)+(2^w2×mw2)+・・・(2^wN×mwN)

IPC (2件)：

G01R 31/319 ( 200 6.01) , G01R 31/28 ( 200 6.01)

FI (2件)：

G01R 31/28 R , G01R 31/28 M

引用特許：

審査官引用 (7件)

時間バーニヤシステム
公報種別：公開公報出願番号：特願平4-316342 出願人：ヒューレット・パッカード・カンパニー
半導体試験装置
公報種別：公開公報出願番号：特願平9-258304 出願人：株式会社アドバンテスト
特開昭63-144269

全件表示

前のページに戻る