半導体装置および半導体装置の駆動方法

発明者： , , ,
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願2011-025789
公開番号（公開出願番号）：特開2011-187950
出願日： 2011年02月09日
公開日（公表日）： 2011年09月22日
要約：

【課題】電力が供給されない状況でも記憶内容の保持が可能で、かつ、書き込み回数にも制限が無い、新たな構造の半導体装置を提供する。【解決手段】第1の信号線と、第2の信号線と、メモリセルと、電位変換回路と、を有し、メモリセルは、第1のゲート電極、第1のソース電極、第1のドレイン電極、及び第1のチャネル形成領域を含む第1のトランジスタと、第2のゲート電極、第2のソース電極、第2のドレイン電極、及び第2のチャネル形成領域を含む第2のトランジスタと、容量素子と、を有し、第1のチャネル形成領域は、第2のチャネル形成領域とは、異なる半導体材料を含んで構成され、第2のドレイン電極と、容量素子の電極の一方と、第1のゲート電極と、は電気的に接続され、第2のゲート電極は、第2の信号線を介して電位変換回路と電気的に接続される。【選択図】図2

請求項（抜粋）：

第1の信号線と、第2の信号線と、メモリセルと、電位変換回路と、を有し、前記メモリセルは、第1のゲート電極、第1のソース電極、第1のドレイン電極、及び第1のチャネル形成領域を含む第1のトランジスタと、第2のゲート電極、第2のソース電極、第2のドレイン電極、及び第2のチャネル形成領域を含む第2のトランジスタと、第1の容量素子と、を有し、前記第1のチャネル形成領域は、前記第2のチャネル形成領域とは、異なる半導体材料を含んで構成され、前記第2のドレイン電極と、前記第1の容量素子の電極の一方と、前記第1のゲート電極と、は電気的に接続され、前記第2のゲート電極は、前記第2の信号線を介して前記電位変換回路と電気的に接続され、前記第2のソース電極は、前記第1の信号線と電気的に接続され、前記電位変換回路は、入力された電位が低電位の場合には、前記第2の信号線に前記低電位を出力し、入力された電位が高電位の場合には、前記第2の信号線に前記高電位より高い電位を出力する半導体装置。

IPC (7件)：

H01L 21/824 , H01L 27/108 , H01L 29/786 , H01L 27/115 , H01L 29/788 , H01L 29/792 , G11C 11/405

FI (6件)：

H01L27/10 321 , H01L29/78 618B , H01L29/78 613B , H01L27/10 434 , H01L29/78 371 , G11C11/34 352B

Fターム (104件)：

5F083AD69 , 5F083EP02 , 5F083EP22 , 5F083EP30 , 5F083ER01 , 5F083HA02 , 5F083HA06 , 5F083JA02 , 5F083JA05 , 5F083JA06 , 5F083JA12 , 5F083JA36 , 5F083JA37 , 5F083JA38 , 5F083JA39 , 5F083JA40 , 5F083JA44 , 5F083JA60 , 5F083PR22 , 5F083PR33 , 5F101BA01 , 5F101BB02 , 5F101BC20 , 5F101BD02 , 5F101BD07 , 5F101BD30 , 5F110AA06 , 5F110AA09 , 5F110BB04 , 5F110BB05 , 5F110CC02 , 5F110CC05 , 5F110DD02 , 5F110DD05 , 5F110DD13 , 5F110EE02 , 5F110EE03 , 5F110EE04 , 5F110EE05 , 5F110EE09 , 5F110EE14 , 5F110EE42 , 5F110EE43 , 5F110EE44 , 5F110EE45 , 5F110FF01 , 5F110FF02 , 5F110FF03 , 5F110FF04 , 5F110FF23 , 5F110FF26 , 5F110FF28 , 5F110FF29 , 5F110FF36 , 5F110GG01 , 5F110GG02 , 5F110GG12 , 5F110GG28 , 5F110GG32 , 5F110GG33 , 5F110GG34 , 5F110GG43 , 5F110GG57 , 5F110GG58 , 5F110HJ01 , 5F110HJ12 , 5F110HK02 , 5F110HK03 , 5F110HK04 , 5F110HK05 , 5F110HK07 , 5F110HK21 , 5F110HK22 , 5F110HK33 , 5F110HK34 , 5F110HK40 , 5F110HL01 , 5F110HL02 , 5F110HL03 , 5F110HL04 , 5F110HL11 , 5F110HL22 , 5F110HL24 , 5F110HM03 , 5F110NN03 , 5F110NN22 , 5F110NN23 , 5F110NN24 , 5F110NN27 , 5F110NN33 , 5F110NN35 , 5F110NN62 , 5F110NN72 , 5F110QQ11 , 5F110QQ19 , 5M024AA94 , 5M024BB02 , 5M024BB08 , 5M024CC02 , 5M024CC22 , 5M024DD22 , 5M024DD23 , 5M024HH16 , 5M024PP07

引用特許：

審査官引用 (6件)

半導体装置、半導体記憶装置及びその製造方法、並びに携帯情報機器
公報種別：公開公報出願番号：特願2001-175634 出願人：シャープ株式会社
半導体素子の閾値電圧の制御方法
公報種別：公開公報出願番号：特願2008-124859 出願人：キヤノン株式会社
ワードラインドライバ回路及びその駆動方法
公報種別：公開公報出願番号：特願2005-001499 出願人：三星電子株式会社

全件表示

前のページに戻る