半導体装置

発明者：
出願人/特許権者：
代理人 (5件)：石田敬 , 鶴田準一 , 土屋繁 , 西山雅也 , 樋口外治
公報種別：特許公報
出願番号（国際出願番号）：特願平11-209962
公開番号（公開出願番号）：特開2001-034356
特許番号：特許第3707960号
出願日： 1999年07月23日
公開日（公表日）： 2001年02月09日
請求項（抜粋）：

【請求項1】相補クロックである第1のクロックおよび第2のクロックを受け、該第1および第2のクロックと所定の位相関係を有する第1の内部クロックおよび第2の内部クロックを生成するクロック安定化回路を有する半導体装置において、前記クロック安定化回路は、前記第1のクロックの電圧レベルと前記第2のクロックの電圧レベルとを比較する第1の差動回路を含むクロック入力回路部と、該クロック入力回路部に接続され、前記第1の内部クロック、前記第2の内部クロックおよびフィードバッククロックを出力する可変遅延回路部と、前記フィードバッククロックを受け、相補クロックである第1のフィードバッククロックおよび第2のフィードバッククロックを生成する相補ダミークロック生成部と、前記第1のフィードバッククロックの電圧レベルと前記第2のフィードバッククロックの電圧レベルとを比較する第2の差動回路を含むダミー入力回路部と、前記クロック入力回路部および前記ダミー入力回路部に接続され、前記可変遅延回路部を制御する位相比較部とを有することを特徴とする半導体装置。

IPC (3件)：

G06F 1/06 , G11C 11/407 , H03K 5/135

FI (4件)：

G06F 1/04 312 A , H03K 5/135 , G11C 11/34 354 C , G11C 11/34 362 S

引用特許：

出願人引用 (3件)

半導体集積回路
公報種別：公開公報出願番号：特願平8-308089 出願人：富士通株式会社
半導体集積回路装置
公報種別：公開公報出願番号：特願平10-331566 出願人：富士通株式会社
半導体装置
公報種別：公開公報出願番号：特願平10-123532 出願人：富士通株式会社

前のページに戻る