メモリ・トランジスタを作成する方法

発明者： ,
出願人/特許権者：
代理人 (2件)：坂口博 , 市位嘉宏
公報種別：特許公報
出願番号（国際出願番号）：特願平11-117744
公開番号（公開出願番号）：特開2000-003971
特許番号：特許第3710082号
出願日： 1999年04月26日
公開日（公表日）： 2000年01月07日
請求項（抜粋）：

【請求項1】導電性基板上の埋込み酸化物、前記埋込み酸化物上のバックプレーン、前記バックプレーン上の裏面酸化物および前記裏面酸化物上のシリコン層を有し、前記裏面酸化物を通した前記バックプレーンへの前記シリコン層からの電荷の注入によって前記バックプレーンがフローティング・ゲートとして機能するメモリ・トランジスタを作成する方法であって、前記導電性基板上に前記埋込み酸化物を形成するステップと、前記埋込み酸化物上に前記バックプレーンを形成するステップと、前記バックプレーン上に前記裏面酸化物を形成するステップと、前記裏面酸化物上に、トランジスタを形成するためのシリコン領域を与える前記シリコン層を形成するステップと、ソース領域、ドレイン領域およびチャネル領域を形成するためのトランジスタ領域ならびにフローティング・ゲート領域を定めるように前記シリコン層、前記裏面酸化物および前記バックプレーンをパターニングし、前記パターニングによって形成された領域を絶縁体で充填するステップと、前記シリコン層上に制御酸化物を成長させるステップと、前記制御酸化物上に、多結晶シリコン、タングステンおよび窒化チタンからなる群から選ばれたゲート材料を付着し、ゲートを形成するステップと、を含む方法。

IPC (5件)：

H01L 21/8247 , G11C 16/04 , H01L 27/115 , H01L 29/788 , H01L 29/792

FI (3件)：

H01L 29/78 371 , G11C 17/00 621 A , H01L 27/10 434

引用特許：

審査官引用 (7件)

半導体集積回路装置およびその製造方法
公報種別：公開公報出願番号：特願平5-277034 出願人：株式会社日立製作所
低電圧メモリ
公報種別：公開公報出願番号：特願平7-031981 出願人：インターナショナル・ビジネス・マシーンズ・コーポレイション
特開昭61-281558

全件表示

前のページに戻る