特許
J-GLOBAL ID：201103096467022971

半導体装置

発明者：
古澤 健志

古澤 健志 について

, 
三浦 典子

三浦 典子 について

, 
後藤 欣哉

後藤 欣哉 について

, 
松浦 正純

松浦 正純 について


出願人/特許権者：
ルネサスエレクトロニクス株式会社

ルネサスエレクトロニクス株式会社 について


代理人 (1件)： 特許業務法人深見特許事務所
公報種別：公開公報
出願番号（国際出願番号）：特願2010-231657
公開番号（公開出願番号）：特開2011-009795
出願日： 2010年10月14日
公開日（公表日）： 2011年01月13日
要約：
【課題】半導体装置においてクラックによるシールリング破壊をより効率良く強力に防止する。【解決手段】比誘電率が3.5未満の低誘電率膜を含む半導体装置であって、平面的に見て閉ループ形となる水分遮蔽壁であるシールリング123を1本以上備え、シールリング123のうち少なくとも1本は、チップコーナー4近傍においてシールリング凸形部10を含み、シールリング凸形部10は前記閉ループ形の内側に凸形状となっており、平面的に見て閉ループ形となる水分遮蔽壁でありかつシールリング123を取り囲む外部シールリング25をさらに備え、シールリング123と外部シールリング25とは平面的に見て分離されている。【選択図】図12
請求項（抜粋）：
比誘電率が3.5未満の低誘電率膜を含む半導体装置であって、平面的に見て閉ループ形となる水分遮蔽壁であるシールリングを1本以上備え、 前記シールリングのうち少なくとも1本は、チップコーナー近傍においてシールリング凸形部を含み、前記シールリング凸形部は前記閉ループ形の内側に凸形状となっており、 平面的に見て閉ループ形となる水分遮蔽壁でありかつ前記シールリングを取り囲む外部シールリングをさらに備え、 前記シールリングと前記外部シールリングとは平面的に見て分離されている、半導体装置。
IPC (2件)：
H01L 21/320 ,  H01L 23/52
FI (1件)：
H01L21/88 S
Fターム (13件)：
5F033HH08 ,  5F033HH11 ,  5F033JJ00 ,  5F033KK11 ,  5F033MM01 ,  5F033RR01 ,  5F033RR04 ,  5F033RR06 ,  5F033UU04 ,  5F033VV00 ,  5F033WW09 ,  5F033XX17 ,  5F033XX18
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM