特許
J-GLOBAL ID:201103098142452395

薄膜トランジスタおよびその製造方法、ならびに電子機器

発明者:
出願人/特許権者:
代理人 (4件): 藤島 洋一郎 ,  三反崎 泰司 ,  長谷部 政男 ,  田名網 孝昭
公報種別:公開公報
出願番号(国際出願番号):特願2010-022161
公開番号(公開出願番号):特開2011-159909
出願日: 2010年02月03日
公開日(公表日): 2011年08月18日
要約:
【課題】性能向上を図ることが可能な薄膜トランジスタを提供する。【解決手段】ソース電極4およびドレイン電極5は、互いに離間されていると共にそれぞれ有機半導体層3の上に重なっている。有機半導体層3は、下部有機半導体層3Aの上に上部有機半導体層3Bが形成された積層構造を有している。下部有機半導体層3Aは、ソース電極4と重なる領域R1からドレイン電極5と重なる領域R2まで延在している。上部有機半導体層3Bは、領域R1,R2に互いに離間されるように配置されており、下部有機半導体層3Aよりも高い溶解性および導電性を有している。【選択図】図1
請求項(抜粋):
有機半導体層と、互いに離間されると共にそれぞれ前記有機半導体層と重なるように配置されたソース電極およびドレイン電極と、を備え、 前記有機半導体層は、下部有機半導体層と、その上に形成されると共にそれよりも高い溶解性および導電性を有する上部有機半導体層と、を含み、 前記下部有機半導体層は、前記ソース電極と重なる領域から前記ドレイン電極と重なる領域まで延在しているのに対して、前記上部有機半導体層は、前記ソース電極および前記ドレイン電極のそれぞれと重なる領域に互いに離間されるように配置されている、 薄膜トランジスタ。
IPC (2件):
H01L 29/786 ,  H01L 51/05
FI (4件):
H01L29/78 616U ,  H01L29/78 618B ,  H01L29/78 616V ,  H01L29/28 100A
Fターム (46件):
5F110AA01 ,  5F110AA05 ,  5F110BB01 ,  5F110BB05 ,  5F110BB09 ,  5F110CC07 ,  5F110DD01 ,  5F110DD02 ,  5F110EE01 ,  5F110EE02 ,  5F110EE03 ,  5F110EE04 ,  5F110EE06 ,  5F110EE07 ,  5F110EE14 ,  5F110EE42 ,  5F110EE43 ,  5F110EE44 ,  5F110EE45 ,  5F110FF01 ,  5F110FF02 ,  5F110FF03 ,  5F110FF27 ,  5F110GG05 ,  5F110GG06 ,  5F110GG42 ,  5F110GG43 ,  5F110HK01 ,  5F110HK02 ,  5F110HK03 ,  5F110HK04 ,  5F110HK06 ,  5F110HK07 ,  5F110HK08 ,  5F110HK17 ,  5F110HK21 ,  5F110HK32 ,  5F110HK33 ,  5F110HK34 ,  5F110NN03 ,  5F110NN22 ,  5F110NN23 ,  5F110NN24 ,  5F110NN27 ,  5F110QQ06 ,  5F110QQ19
引用特許:
審査官引用 (3件)

前のページに戻る