特許
J-GLOBAL ID：201103098244334192
同期型半導体記憶装置モジュールおよびその制御方法、情報機器
発明者：
出願人/特許権者：
代理人 (1件)：
山本 秀策
公報種別：特許公報
出願番号（国際出願番号）：特願2001-239377
公開番号（公開出願番号）：特開2003-051194
特許番号：特許第3932166号
出願日： 2001年08月07日
公開日（公表日）： 2003年02月21日
請求項（抜粋）：
【請求項1】 クロックに同期してデータの連続読出し動作を可能とする同期型半導体記憶装置を複数チップ搭載した同期型半導体記憶装置モジュールにおいて、
該複数の同期型半導体記憶装置はそれぞれ、
少なくとも、チップを識別するためのチップ固有のチップ識別情報、チップがデータを出力するか否かを指定するためのチップ選択状態設定コマンドおよびアクセス開始アドレスを保持する情報保持手段と、
アクセス終了アドレスを演算すると共に、該アクセス開始アドレスから該終了アドレスまでの更新アドレスを順次演算するアドレス演算手段と、
該更新アドレスに基づいて、該チップ識別情報およびチップ選択状態設定コマンドを用いて該複数の同期型半導体記憶装置の選択状態/非選択状態を切り替えると共に、該選択状態から非選択状態になった同期型半導体記憶装置から、非選択状態から選択状態になった別の同期型半導体記憶装置に跨ってデータを間断なく連続読出し可能とするデータ連続読出制御手段とを有し、
該更新アドレスが一つのロウアドレスの最終カラムアドレスと一致する場合に、該チップ選択設定コマンドが指定した情報が該チップ識別情報に一致したチップのみチップ選択状態に切り替えるようにした同期型半導体記憶装置モジュール。
IPC (6件)：
G11C 16/02 ( 200 6.01)
, G11C 5/00 ( 200 6.01)
, G06F 12/02 ( 200 6.01)
, G06F 12/06 ( 200 6.01)
, G11C 11/413 ( 200 6.01)
, G11C 11/407 ( 200 6.01)
G11C 17/00 613
, G11C 5/00 302 A
, G11C 5/00 302 Z
, G06F 12/02 580 J
, G06F 12/06 523 C
, G11C 11/34 J
, G11C 11/34 362 S
