特許
J-GLOBAL ID：201203006151937925

デバイス作製法

発明者：
大越 昌幸

大越 昌幸 について

, 
井上 成美

井上 成美 について


出願人/特許権者：
防衛省技術研究本部長

防衛省技術研究本部長 について


代理人 (1件)： 村井 隆
公報種別：公開公報
出願番号（国際出願番号）：特願2011-108952
公開番号（公開出願番号）：特開2011-256379
出願日： 2011年05月16日
公開日（公表日）： 2011年12月22日
要約：
【課題】Si-O-Si結合を含む化合物等の基体に対して極めて平滑な膜を、薄膜から厚膜まで広い膜厚範囲で、マイクロ/ナノ領域に位置選択的に形成可能とした基体への膜形成法を用いた、マイクロ/ナノデバイスの作製のための基盤技術となるデバイス作製法を提供する。【解決手段】予め改質が施された改質部分2aを有する基体2上に、マスクを密着配置して、前記改質部分2aを覆うように、気相中で膜6を位置選択的に形成する工程と、その後、前記改質部分2aのみを化学エッチングする工程とを備える。これによって、基体2及び膜6からなるマイクロトンネル構造を得る。【選択図】図3
請求項（抜粋）：
予め改質が施された改質部分を有する基体上に、マスクを密着配置して、前記改質部分を覆うように、気相中で膜を位置選択的に形成する工程と、 その後、前記改質部分のみを化学エッチングする工程とを備えることを特徴とするデバイス作製法。
IPC (3件)：
C08J 7/00 ,  C23C 14/28 ,  H01L 21/314
FI (3件)：
C08J7/00 A ,  C23C14/28 ,  H01L21/314 A
Fターム (30件)：
4F073AA32 ,  4F073BA33 ,  4F073BB01 ,  4F073BB08 ,  4F073BB09 ,  4F073CA53 ,  4F073CA70 ,  4F073EA21 ,  4F073HA03 ,  4F073HA06 ,  4F073HA10 ,  4F073HA11 ,  4K029AA11 ,  4K029AA24 ,  4K029BA34 ,  4K029BB07 ,  4K029CA01 ,  4K029DB06 ,  4K029DB07 ,  4K029DB20 ,  4K029GA00 ,  4K029HA01 ,  5F058BA06 ,  5F058BA12 ,  5F058BB06 ,  5F058BC14 ,  5F058BF17 ,  5F058BF26 ,  5F058BH13 ,  5F058BJ04
引用特許：
出願人引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM