特許
J-GLOBAL ID:201203006388418140
半導体装置の作製方法
発明者:
出願人/特許権者:
公報種別:公開公報
出願番号(国際出願番号):特願2011-157783
公開番号(公開出願番号):特開2012-049514
出願日: 2011年07月19日
公開日(公表日): 2012年03月08日
要約:
【課題】不良を抑制しつつ微細化を達成する半導体装置の作製方法を提供することを目的の一とする。【解決手段】絶縁表面上に、酸化物半導体層と、酸化物半導体層と接するソース電極およびドレイン電極と、を形成し、ソース電極上およびドレイン電極上にそれぞれ絶縁層を形成し、酸化物半導体層、ソース電極、ドレイン電極および絶縁層上にゲート絶縁層を形成し、ゲート絶縁層上に導電層を形成し、導電層を覆うように絶縁膜を形成し、導電層におけるソース電極またはドレイン電極と重畳する領域の少なくとも一部が露出するように絶縁膜を加工し、導電層の露出した領域をエッチングして、ソース電極とドレイン電極に挟まれた領域の少なくとも一部と重畳するゲート電極を自己整合的に形成する半導体装置の作製方法である。【選択図】図1
請求項(抜粋):
絶縁表面上に、酸化物半導体層と、前記酸化物半導体層と接するソース電極およびドレイン電極と、前記ソース電極上の絶縁層と、前記ドレイン電極上の絶縁層と、を形成し、
前記酸化物半導体層、前記ソース電極、前記ドレイン電極および前記絶縁層上にゲート絶縁層を形成し、
前記ソース電極と前記ドレイン電極に挟まれた領域の少なくとも一部と重畳するように、前記ゲート絶縁層上に導電層を形成し、
前記導電層を覆うように絶縁膜を形成し、
前記導電層における前記ソース電極または前記ドレイン電極と重畳する領域の少なくとも一部が露出するように前記絶縁膜を加工し、
前記導電層の露出した領域をエッチングして、前記ソース電極と前記ドレイン電極に挟まれた領域の少なくとも一部と重畳するゲート電極を自己整合的に形成する半導体装置の作製方法。
IPC (11件):
H01L 29/786
, H01L 21/336
, H01L 29/423
, H01L 29/49
, H01L 21/824
, H01L 29/788
, H01L 29/792
, H01L 27/115
, H01L 27/108
, G11C 11/405
, H01L 21/28
FI (10件):
H01L29/78 617J
, H01L29/78 627C
, H01L29/78 618B
, H01L29/78 617K
, H01L29/58 G
, H01L29/78 371
, H01L27/10 434
, H01L27/10 321
, G11C11/34 352B
, H01L21/28 301B
Fターム (175件):
4M104AA01
, 4M104AA02
, 4M104AA03
, 4M104AA05
, 4M104AA08
, 4M104AA09
, 4M104BB02
, 4M104BB04
, 4M104BB13
, 4M104BB14
, 4M104BB16
, 4M104BB17
, 4M104BB18
, 4M104BB30
, 4M104BB31
, 4M104BB33
, 4M104BB36
, 4M104CC05
, 4M104DD04
, 4M104DD08
, 4M104DD09
, 4M104DD16
, 4M104DD17
, 4M104DD18
, 4M104DD22
, 4M104DD34
, 4M104DD37
, 4M104DD62
, 4M104DD64
, 4M104DD65
, 4M104DD71
, 4M104DD75
, 4M104EE03
, 4M104EE05
, 4M104EE17
, 4M104FF06
, 4M104FF08
, 4M104FF13
, 4M104FF18
, 4M104GG04
, 4M104GG08
, 4M104GG16
, 4M104HH14
, 4M104HH15
, 4M104HH16
, 5F083AD02
, 5F083AD69
, 5F083EP22
, 5F083EP75
, 5F083EP76
, 5F083EP77
, 5F083GA01
, 5F083GA02
, 5F083GA03
, 5F083GA05
, 5F083GA06
, 5F083GA09
, 5F083GA25
, 5F083GA27
, 5F083HA02
, 5F083HA06
, 5F083JA02
, 5F083JA05
, 5F083JA12
, 5F083JA19
, 5F083JA36
, 5F083JA37
, 5F083JA39
, 5F083JA40
, 5F083JA42
, 5F083JA44
, 5F083JA58
, 5F083LA02
, 5F083LA21
, 5F083MA06
, 5F083MA19
, 5F083NA01
, 5F083PR01
, 5F083PR03
, 5F083PR06
, 5F083PR09
, 5F083PR22
, 5F083PR29
, 5F083PR33
, 5F083PR40
, 5F083ZA21
, 5F101BA17
, 5F101BD02
, 5F101BD30
, 5F101BD33
, 5F101BD34
, 5F101BD35
, 5F101BD39
, 5F101BD40
, 5F101BE02
, 5F101BE05
, 5F101BF05
, 5F101BF08
, 5F101BF09
, 5F101BH14
, 5F101BH16
, 5F101BH19
, 5F110AA01
, 5F110AA03
, 5F110AA06
, 5F110AA08
, 5F110AA14
, 5F110EE22
, 5F110EE48
, 5F110FF01
, 5F110FF02
, 5F110FF03
, 5F110FF04
, 5F110FF05
, 5F110FF09
, 5F110FF28
, 5F110FF36
, 5F110GG01
, 5F110GG19
, 5F110GG22
, 5F110GG25
, 5F110GG28
, 5F110GG34
, 5F110GG35
, 5F110GG43
, 5F110GG57
, 5F110GG58
, 5F110HK01
, 5F110HK02
, 5F110HK03
, 5F110HK04
, 5F110HK07
, 5F110HK21
, 5F110HK22
, 5F110HK26
, 5F110HK32
, 5F110HK33
, 5F110HK34
, 5F110HK42
, 5F110HM02
, 5F110HM03
, 5F110HM13
, 5F110HM17
, 5F110NN02
, 5F110NN22
, 5F110NN23
, 5F110NN24
, 5F110NN25
, 5F110NN26
, 5F110NN27
, 5F110NN34
, 5F110NN35
, 5F110NN72
, 5F110NN74
, 5F110NN77
, 5F110NN78
, 5F110PP01
, 5F110PP10
, 5F110PP13
, 5F110PP29
, 5F110PP35
, 5F110PP38
, 5F110QQ01
, 5F110QQ02
, 5F110QQ11
, 5F110QQ19
, 5M024AA06
, 5M024AA94
, 5M024BB02
, 5M024HH01
, 5M024HH11
, 5M024PP03
, 5M024PP04
, 5M024PP05
, 5M024PP10
引用特許:
出願人引用 (6件)
-
半導体装置の作製方法及び半導体装置
公報種別:公開公報
出願番号:特願2007-048996
出願人:株式会社半導体エネルギー研究所
-
特開昭60-177676
-
特開平1-225363
全件表示
審査官引用 (6件)
-
半導体装置の作製方法及び半導体装置
公報種別:公開公報
出願番号:特願2007-048996
出願人:株式会社半導体エネルギー研究所
-
特開昭60-177676
-
特開平1-225363
全件表示
前のページに戻る