特許
J-GLOBAL ID：201203009080939696

情報処理装置、制御装置および異常ユニット判定方法

発明者：
神志那 重雄

神志那 重雄 について


出願人/特許権者：
富士通株式会社

富士通株式会社 について


代理人 (1件)： 酒井 宏明
公報種別：公開公報
出願番号（国際出願番号）：特願2011-063404
公開番号（公開出願番号）：特開2012-198822
出願日： 2011年03月22日
公開日（公表日）： 2012年10月18日
要約：
【課題】I2Cバスに接続されたI2Cユニットに異常があった場合、どのI2Cユニットに異常があるのかを判定できる。【解決手段】I2Cバス装置9は、I2Cバスで接続する複数のI2Cスレーブユニット3を制御するI2Cマスタユニット1Aと、複数のI2Cスレーブユニット3を制御し、I2Cマスタユニット1Aと二重化されたI2Cマスタユニット2とを有し、I2Cマスタユニット1Aは、自ユニットと接続されたI2Cスレーブユニット3へのアクセスで異常を検出したとき、異常を検出した箇所に関するアクセス結果と、I2Cマスタユニット1Bと接続されたI2Cスレーブユニット3へのI2Cマスタユニット1Bからのアクセス結果とを用いて、異常となるユニットを判定する制御部30を有する。【選択図】図1
請求項（抜粋）：
シリアルバスで接続する複数のスレーブユニットを制御する第1のマスタユニットと、 前記複数のスレーブユニットを制御し、前記第1のマスタユニットと二重化された第2のマスタユニットとを有し、 前記第1のマスタユニットは、 自ユニットと接続された前記スレーブユニットへのアクセスで異常を検出したとき、異常を検出した箇所に関するアクセス結果と、前記第2のマスタユニットと接続された前記スレーブユニットへの前記第2のマスタユニットからのアクセス結果とを用いて、異常であるユニットを判定する制御部 を有することを特徴とする情報処理装置。
IPC (2件)：
G06F 11/16 ,  G06F 13/00
FI (4件)：
G06F11/16 310A ,  G06F13/00 301E ,  G06F11/16 310B ,  G06F11/16 310D
Fターム (6件)：
5B034CC01 ,  5B034DD01 ,  5B083AA05 ,  5B083BB01 ,  5B083CC01 ,  5B083CC04
引用特許：
審査官引用 (11件)
全件表示

前のページに戻る

TOP

BOTTOM