半導体装置の作製方法

発明者： , , , ,
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願2012-029544
公開番号（公開出願番号）：特開2012-138590
出願日： 2012年02月14日
公開日（公表日）： 2012年07月19日
要約：

【課題】半導体装置の開口率を向上することを課題の一とする。【解決手段】同一基板上に第1の薄膜トランジスタを有する画素部と第2の薄膜トランジスタを有する駆動回路を有し、画素部の薄膜トランジスタは、ゲート電極層、ゲート絶縁層、膜厚の薄い領域を周縁に有する酸化物半導体層、酸化物半導体層の一部と接する酸化物絶縁層、ソース電極層及びドレイン電極層、及び画素電極層とを有し、第1の薄膜トランジスタのゲート電極層、ゲート絶縁層、酸化物半導体層、ソース電極層、ドレイン電極層、酸化物絶縁層、及び画素電極層は透光性を有し、駆動回路部の薄膜トランジスタのソース電極層及びドレイン電極層は、保護絶縁層で覆われ、画素部のソース電極層及びドレイン電極層よりも低抵抗の導電材料である半導体装置を提供する。【選択図】図1

請求項（抜粋）：

第1のゲート電極層及び第2のゲート電極層を形成し、前記第1のゲート電極層及び前記第2のゲート電極層上にゲート絶縁層を形成し、前記ゲート絶縁層上に酸化物半導体膜を形成し、前記酸化物半導体膜を脱水化または脱水素化し、前記酸化物半導体膜上に導電膜を形成し、前記酸化物半導体膜と、前記導電膜とをエッチングし、前記第1のゲート電極層に重なる第1の酸化物半導体層と、前記第2のゲート電極層に重なる第2の酸化物半導体層と、前記第2の酸化物半導体層上の第2のソース電極層及び第2のドレイン電極層とを形成し、前記第1の酸化物半導体層の前記第1のゲート電極層に重なる領域に第1の酸化物絶縁層を形成し、前記第2のソース電極層の上面及び側面と、前記第2のドレイン電極層の上面及び側面と、前記第2の酸化物半導体層の一部と接する第2の酸化物絶縁層を形成し、前記第1の酸化物半導体層及び前記第1の酸化物絶縁層上に第1のソース電極層及び第1のドレイン電極層を形成することを特徴とする半導体装置の作製方法。

IPC (4件)：

H01L 29/786 , H01L 21/336 , G02F 1/136 , G09F 9/30

FI (5件)：

H01L29/78 616L , H01L29/78 618B , H01L29/78 616S , G02F1/1368 , G09F9/30 338

Fターム (99件)：

2H092GA59 , 2H092JA26 , 2H092JA28 , 2H092JA34 , 2H092JA37 , 2H092JA41 , 2H092JB58 , 2H092JB69 , 2H092KA08 , 2H092MA05 , 2H092MA08 , 2H092MA13 , 2H092MA17 , 2H092NA07 , 2H092NA25 , 2H092PA06 , 5C094AA05 , 5C094AA10 , 5C094AA21 , 5C094AA44 , 5C094BA03 , 5C094BA27 , 5C094BA43 , 5C094DA13 , 5C094FB02 , 5C094FB05 , 5C094FB12 , 5C094FB14 , 5C094FB15 , 5F110AA16 , 5F110BB02 , 5F110CC07 , 5F110DD01 , 5F110DD02 , 5F110DD03 , 5F110DD04 , 5F110DD13 , 5F110DD14 , 5F110DD15 , 5F110DD17 , 5F110EE01 , 5F110EE02 , 5F110EE03 , 5F110EE04 , 5F110EE06 , 5F110EE07 , 5F110EE14 , 5F110EE27 , 5F110EE30 , 5F110EE42 , 5F110EE43 , 5F110EE44 , 5F110FF02 , 5F110FF03 , 5F110FF04 , 5F110FF09 , 5F110FF28 , 5F110FF30 , 5F110FF36 , 5F110GG01 , 5F110GG13 , 5F110GG14 , 5F110GG15 , 5F110GG24 , 5F110GG35 , 5F110GG43 , 5F110GG57 , 5F110GG58 , 5F110HJ30 , 5F110HK02 , 5F110HK03 , 5F110HK04 , 5F110HK06 , 5F110HK07 , 5F110HK21 , 5F110HK22 , 5F110HK32 , 5F110HK33 , 5F110HL07 , 5F110HL22 , 5F110HL23 , 5F110NN03 , 5F110NN04 , 5F110NN16 , 5F110NN22 , 5F110NN23 , 5F110NN24 , 5F110NN25 , 5F110NN27 , 5F110NN33 , 5F110NN34 , 5F110NN36 , 5F110NN40 , 5F110NN72 , 5F110NN73 , 5F110NN78 , 5F110QQ02 , 5F110QQ08 , 5F110QQ11

引用特許：

審査官引用 (5件)

トランジスタアレイ基板の製造方法及びトランジスタアレイ基板
公報種別：公開公報出願番号：特願2003-308806 出願人：カシオ計算機株式会社
画像表示装置
公報種別：公開公報出願番号：特願2007-130279 出願人：凸版印刷株式会社
薄膜トランジスタおよびマトリクス表示装置
公報種別：公開公報出願番号：特願2001-274333 出願人：川崎雅司, 大野英男, シャープ株式会社

全件表示

前のページに戻る