特許
J-GLOBAL ID：201203019553011284

半導体発光素子の製造方法

発明者：
松本 孝治

松本 孝治 について


出願人/特許権者：
スタンレー電気株式会社

スタンレー電気株式会社 について


代理人 (1件)： 特許業務法人藤村合同特許事務所
公報種別：公開公報
出願番号（国際出願番号）：特願2011-058040
公開番号（公開出願番号）：特開2012-195435
出願日： 2011年03月16日
公開日（公表日）： 2012年10月11日
要約：
【課題】 複数の素子部の間の絶縁体へのクラックの侵入を防止できる半導体発光素の製造方法を提供する。【解決手段】半導体発光素子の製造方法は、成長基板に達する分離溝を半導体積層体に形成して半導体積層体を複数の素子部として分離しかつ成長基板の表面を露出させる素子分離工程と、半導体積層体の第1膜厚より小なる第2膜厚を有する絶縁犠牲層を分離溝の成長基板の表面上に形成する絶縁犠牲層形成工程と、絶縁犠牲層の材料と異なる絶縁材料で分離溝を埋めて、半導体積層体の第1膜厚に達する絶縁犠牲層の第2膜厚より厚い第3膜厚を有する絶縁支持部を、絶縁犠牲層上に形成する絶縁支持部形成工程と、成長基板に形成されている半導体積層体上に支持基板を貼り付ける接合工程と、半導体積層体から成長基板を剥離して絶縁犠牲層を露出させる工程と、エッチングにより絶縁犠牲層を除去し絶縁支持部を露出させる除去工程と、を含む。【選択図】 図5
請求項（抜粋）：
複数の素子部が1つの基板上に形成された半導体発光素子の製造方法であって、 成長基板上に第1膜厚を有する半導体積層体を形成する半導体積層体形成工程と、 前記成長基板に達する分離溝を前記半導体積層体に形成して前記半導体積層体を複数の素子部として分離しかつ前記成長基板の表面を露出させる素子分離工程と、 前記半導体積層体の前記第1膜厚より小なる第2膜厚を有する絶縁犠牲層を前記分離溝の前記成長基板の表面上に形成する絶縁犠牲層形成工程と、 前記絶縁犠牲層の材料と異なる絶縁材料で前記分離溝を埋めて、前記半導体積層体の第1膜厚に達する前記絶縁犠牲層の前記第2膜厚より厚い第3膜厚を有する絶縁支持部を、前記絶縁犠牲層上に形成する絶縁支持部形成工程と、 前記成長基板に形成されている前記半導体積層体上に支持基板を貼り付ける接合工程と、 前記半導体積層体から前記成長基板を剥離して前記絶縁犠牲層を露出させる工程と、 エッチングにより前記絶縁犠牲層を除去し前記絶縁支持部を露出させる除去工程と、を含むことを特徴とする製造方法。
IPC (1件)：
H01L 33/32
FI (1件)：
H01L33/00 186
Fターム (11件)：
5F041AA41 ,  5F041CA40 ,  5F041CA46 ,  5F041CA65 ,  5F041CA75 ,  5F041DA92 ,  5F141AA41 ,  5F141CA40 ,  5F141CA46 ,  5F141CA65 ,  5F141CA75
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM