特許

J-GLOBAL ID：200903008748805474

III-V族半導体素子、およびその製造方法

発明者： 安藤 雅信 ,  堀内 茂美 ,  上村 俊也
出願人/特許権者： 豊田合成株式会社
代理人 (1件)： 藤谷 修
公報種別：公開公報
出願番号（国際出願番号）：特願2006-323949
公開番号（公開出願番号）：特開2008-140871
出願日： 2006年11月30日
公開日（公表日）： 2008年06月19日
要約：

【課題】レーザーリフトオフ工程における基板除去の際に発生する恐れのある半導体素子端面の割れを防止すること【解決手段】p電極13および低融点金属拡散防止層14が上面に形成された、複数のIII 族窒化物半導体からなる発光素子12を、サファイア基板10上に形成する。次に、発光素子12の形成されていないサファイア基板10上にレジスト膜15を形成し、発光素子12の端面および上面にSiO2 からなる端面保護膜16を形成する(図1D)。次に、低融点金属拡散防止層14と端面保護膜16の上面に低融点金属層18を形成し、低融点金属層18を介して支持基板19と接合する。その後、レーザーリフトオフによりサファイア基板10を分離除去し、レジスト膜15を除去する。【選択図】図1D

請求項（抜粋）：

III -V族半導体で構成された半導体素子の製造方法において、 基板上に、前記基板に近い側にn伝導型のn層、前記基板から遠い側にp伝導型のp層とを少なくとも有し、前記p層の最上面にp電極および低融点金属拡散防止層を上面に有し、互いに分離された複数の前記半導体素子を形成する工程と、 前記半導体素子の端面を覆うように、誘電体からなる端面保護膜を形成する工程と、 前記半導体素子と伝導性の支持基板を低融点金属層を介して接合する工程と、 レーザーリフトオフにより前記基板を除去する工程と、 を有することを特徴とする半導体素子の製造方法。

IPC (1件)：

H01L 33/00

FI (1件)：

H01L33/00 C

Fターム (5件)：

5F041AA41 ,  5F041CA40 ,  5F041CA76 ,  5F041CA77 ,  5F041CA92

引用特許：

出願人引用 (3件)

• 窒化物半導体素子及びその製造方法
  公報種別：公開公報   出願番号：特願2005-141375   出願人：エルジーエレクトロニクスインコーポレーテッド
• 縦方向構造を有するLEDの製作方法
  公報種別：公表公報   出願番号：特願2003-585153   出願人：オリオール,インク.
• 発光素子及びその製造方法
  公報種別：公開公報   出願番号：特願2005-316839   出願人：エルジーエレクトロニクスインコーポレーテッド

審査官引用 (1件)

• 半導体構成素子の製造のための方法
  公報種別：公表公報   出願番号：特願2006-501476   出願人：オスラムオプトセミコンダクターズゲゼルシャフトミットベシュレンクテルハフツング