特許
J-GLOBAL ID：201203026691586472

トレンチMOS型炭化珪素半導体装置の製造方法

発明者：
辻 崇

辻 崇 について


出願人/特許権者：
富士電機株式会社

富士電機株式会社 について


代理人 (1件)： 松本 洋一
公報種別：公開公報
出願番号（国際出願番号）：特願2012-173521
公開番号（公開出願番号）：特開2012-238887
出願日： 2012年08月06日
公開日（公表日）： 2012年12月06日
要約：
【目的】トレンチ底部に設けられるp+層をアース電位にする必要のあるMOS構造の炭化珪素半導体装置の場合でも、前記トレンチ底部p+層に導電接続される電極膜形成を新たに必要とせず、オン抵抗も小さくすることのできるトレンチMOS型炭化珪素半導体装置の製造方法を提供すること【構成】第一導電型半導体基板上に第一導電型ドリフト層、第二導電型ベース層、第一導電型ソース層とこの順に積層され、該第一導電型ソース層の表面から前記ドリフト層に達するストライプ状トレンチと、該トレンチ底部のゲート酸化膜下にはトレンチ底部と一致した領域の第二導電型層を備えるトレンチMOS型炭化珪素半導体装置において、前記トレンチ底部の第二導電型層と前記第二導電型ベース層とがトレンチの長手方向端部にTaC膜をマスクとして形成されるエピタキシャルSiC領域により導電接続されているトレンチMOS型炭化珪素半導体装置とする。【選択図】 図8
請求項（抜粋）：
第一導電型半導体基板上に第一導電型ドリフト層、第二導電型ベース層、第一導電型ソース層とこの順に積層され、該第一導電型ソース層の表面から前記ドリフト層に達するストライプ状トレンチと、このストライプ状トレンチの側壁及び底面にはゲート酸化膜を介してゲート電極を有し、該トレンチ底部のゲート酸化膜下にはトレンチ底部と一致した領域の第二導電型層を備える炭化珪素からなるトレンチMOS型炭化珪素半導体装置であって、選択マスクとして用いるTaC膜を半導体基板表面側の全面に形成後、ストライプ状トレンチの長手方向端部の前記TaC膜を窓開け除去し、該窓開け除去した部分に選択的にエピタキシャルSiC領域を成長させ前記トレンチ底部の第二導電型層と前記第二導電型ベース層とを導電接続する第二導電型領域を形成するトレンチMOS型炭化珪素半導体装置の製造方法。
IPC (3件)：
H01L 29/78 ,  H01L 29/12 ,  H01L 21/336
FI (8件)：
H01L29/78 652D ,  H01L29/78 652T ,  H01L29/78 658G ,  H01L29/78 658E ,  H01L29/78 658A ,  H01L29/78 653A ,  H01L29/78 652J ,  H01L29/78 652M
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM