特許
J-GLOBAL ID:200903084584618870

半導体装置

発明者:
出願人/特許権者:
代理人 (8件): 鈴江 武彦 ,  河野 哲 ,  中村 誠 ,  蔵田 昌俊 ,  峰 隆司 ,  福原 淑弘 ,  村松 貞男 ,  橋本 良郎
公報種別:公開公報
出願番号(国際出願番号):特願2005-000796
公開番号(公開出願番号):特開2005-236267
出願日: 2005年01月05日
公開日(公表日): 2005年09月02日
要約:
【課題】低いオン抵抗を可能にするパワートランジスタを提供する。【解決手段】半導体装置は、第1導電型の半導体基板と、この基板の第1の主面に形成された第1導電型の低濃度半導体層と、低濃度半導体層の表面の島状領域の頂部に形成された第1導電型の第1の半導体領域と、この領域の周囲を取り囲むように形成され、この領域よりも深く低濃度半導体層に埋め込み形成された第1の電極と、半導体基板の第2の主面上に形成された第2の半導体領域と、第1の電極の底面と第2の半導体領域の間の低濃度半導体層中に形成され、第1導電型の第1の電界緩和層とその両端に形成された第2導電型の第2の電界緩和層からなる埋込電界緩和層と、第1の半導体領域上に形成された第2の電極と、第2の半導体領域上に形成された第2の電極とを具備する。【選択図】 図1
請求項(抜粋):
第1の主面と第2の主面を有する第1導電型の半導体基板と、 前記半導体基板の前記第1の主面上に形成された第1導電型の低濃度半導体層と、 前記低濃度半導体層の表面の島状領域の頂部に形成された第1導電型の第1の半導体領域と、 前記第1の半導体領域の周囲を取り囲むように形成され、前記第1の半導体領域よりも深く前記低濃度半導体層に埋め込み形成された第1の電極と、 前記半導体基板の前記第2の主面上に形成された第2の半導体領域と、 前記第1の電極の底面と前記第2の半導体領域の間の前記低濃度半導体層中に形成され、第1導電型の第1の電界緩和層と、前記第1の電界緩和層の両端に形成された第2導電型の第2の電界緩和層からなる埋込電界緩和層と、 前記第1の主面の前記第1の半導体領域上に形成された第2の電極と、 前記第2の主面の前記第2の半導体領域上に形成された第3の電極と、 を具備することを特徴とする半導体装置。
IPC (1件):
H01L29/78
FI (4件):
H01L29/78 653A ,  H01L29/78 652E ,  H01L29/78 652H ,  H01L29/78 655B
引用特許:
出願人引用 (12件)
全件表示
審査官引用 (10件)
全件表示

前のページに戻る