特許
J-GLOBAL ID：201203029103489775

半導体装置

発明者：
加藤 清

加藤 清 について

, 
松嵜 隆徳

松嵜 隆徳 について


出願人/特許権者：
株式会社半導体エネルギー研究所

株式会社半導体エネルギー研究所 について


公報種別：公開公報
出願番号（国際出願番号）：特願2011-155392
公開番号（公開出願番号）：特開2012-048806
出願日： 2011年07月14日
公開日（公表日）： 2012年03月08日
要約：
【課題】電力が供給されない状況でも記憶内容の保持が可能で、且つ書き込み回数にも制限が無い、新たな構造の半導体装置を提供する。また半導体装置の高集積化を図り、単位面積あたりの記憶容量を増加させる。【解決手段】トランジスタのオフ電流を十分に小さくすることができる材料、例えば酸化物半導体材料を用いて半導体装置を構成する。また半導体装置の各メモリセルの酸化物半導体材料を用いたトランジスタを直列に接続する。更に、第j(jは2以上m以下の自然数)のメモリセルの容量素子の端子の一方に電気的に接続される配線と、第(j-1)のメモリセルのチャネルが酸化物半導体層に形成されたトランジスタのゲート端子に電気的に接続される配線と、を同じ配線(第jのワード線)とする。これによってメモリセルあたりの配線の数を減らし、メモリセルあたりの占有面積を低減する。【選択図】図2
請求項（抜粋）：
ソース線と、ビット線と、(m+1)(mは2以上の自然数)本のワード線と、選択線と、前記ソース線と前記ビット線との間に、直列に接続された第1乃至第mのメモリセルと、ゲート端子が前記選択線と電気的に接続された選択トランジスタと、を有し、 前記第1乃至第mのメモリセルはそれぞれ、第1のゲート端子、第1のソース端子、及び第1のドレイン端子を有する第1のトランジスタと、第2のゲート端子、第2のソース端子、及び第2のドレイン端子を有する第2のトランジスタと、容量素子と、を有し、 前記第2のトランジスタは酸化物半導体層を有し、 前記第2のトランジスタのチャネルは前記酸化物半導体層に形成され、 前記ソース線は前記選択トランジスタを介して第mのメモリセルの前記第1のソース端子と電気的に接続され、 前記ビット線は第1のメモリセルの前記第2のドレイン端子と電気的に接続され、且つ第1のメモリセルの前記第1のドレイン端子と電気的に接続され、 第k(kは1以上m以下の自然数)のワード線は、第kのメモリセルの前記第2のゲート端子と電気的に接続され、 第(k+1)のワード線は、第kのメモリセルの前記容量素子の端子の一方と電気的に接続され、 第j(jは2以上m以下の自然数)のメモリセルの前記第2のドレイン端子は、第(j-1)のメモリセルの前記第1のゲート端子と、第(j-1)のメモリセルの前記第2のソース端子と、第(j-1)のメモリセルの前記容量素子の端子の他方と電気的に接続され、 第mのメモリセルの前記第1のゲート端子と、第mのメモリセルの前記第2のソース端子と、第mのメモリセルの前記容量素子の端子の他方とは電気的に接続され、 第jのメモリセルの前記第1のドレイン端子は、第(j-1)のメモリセルの前記第1のソース端子と電気的に接続される半導体装置。
IPC (7件)：
G11C 11/405 ,  H01L 29/786 ,  H01L 27/108 ,  H01L 21/824 ,  H01L 27/115 ,  H01L 29/788 ,  H01L 29/792
FI (6件)：
G11C11/34 352B ,  H01L29/78 613B ,  H01L29/78 618B ,  H01L27/10 321 ,  H01L27/10 434 ,  H01L29/78 371
Fターム (136件)：
5F083AD02 ,  5F083AD21 ,  5F083AD60 ,  5F083AD69 ,  5F083EP03 ,  5F083EP23 ,  5F083EP33 ,  5F083EP34 ,  5F083EP53 ,  5F083EP56 ,  5F083EP76 ,  5F083GA06 ,  5F083GA09 ,  5F083HA02 ,  5F083HA06 ,  5F083JA02 ,  5F083JA03 ,  5F083JA04 ,  5F083JA05 ,  5F083JA06 ,  5F083JA19 ,  5F083JA35 ,  5F083JA36 ,  5F083JA37 ,  5F083JA38 ,  5F083JA39 ,  5F083JA40 ,  5F083JA42 ,  5F083JA53 ,  5F083JA56 ,  5F083JA58 ,  5F083LA21 ,  5F083NA01 ,  5F083PR22 ,  5F083PR33 ,  5F083PR34 ,  5F083PR40 ,  5F083ZA21 ,  5F101BA12 ,  5F101BA17 ,  5F101BA26 ,  5F101BA29 ,  5F101BA36 ,  5F101BB05 ,  5F101BB08 ,  5F101BB20 ,  5F101BD02 ,  5F101BD22 ,  5F101BD30 ,  5F101BD34 ,  5F101BD35 ,  5F101BE02 ,  5F101BE05 ,  5F101BF05 ,  5F101BH16 ,  5F110AA06 ,  5F110BB04 ,  5F110BB06 ,  5F110CC01 ,  5F110CC02 ,  5F110DD05 ,  5F110DD13 ,  5F110EE02 ,  5F110EE03 ,  5F110EE04 ,  5F110EE05 ,  5F110EE09 ,  5F110EE14 ,  5F110EE31 ,  5F110EE42 ,  5F110EE43 ,  5F110EE44 ,  5F110EE45 ,  5F110FF01 ,  5F110FF02 ,  5F110FF03 ,  5F110FF04 ,  5F110FF09 ,  5F110FF23 ,  5F110FF26 ,  5F110FF28 ,  5F110FF29 ,  5F110FF36 ,  5F110GG01 ,  5F110GG02 ,  5F110GG12 ,  5F110GG15 ,  5F110GG17 ,  5F110GG25 ,  5F110GG28 ,  5F110GG32 ,  5F110GG33 ,  5F110GG34 ,  5F110GG35 ,  5F110GG43 ,  5F110GG57 ,  5F110GG58 ,  5F110HJ01 ,  5F110HK01 ,  5F110HK02 ,  5F110HK03 ,  5F110HK04 ,  5F110HK05 ,  5F110HK07 ,  5F110HK21 ,  5F110HK22 ,  5F110HK33 ,  5F110HK35 ,  5F110HK40 ,  5F110HL02 ,  5F110HL03 ,  5F110HL04 ,  5F110HL23 ,  5F110HL24 ,  5F110HM15 ,  5F110NN03 ,  5F110NN22 ,  5F110NN23 ,  5F110NN24 ,  5F110NN27 ,  5F110NN62 ,  5F110NN72 ,  5F110NN78 ,  5F110QQ11 ,  5F110QQ19 ,  5M024AA06 ,  5M024AA94 ,  5M024BB02 ,  5M024CC02 ,  5M024CC05 ,  5M024CC07 ,  5M024HH01 ,  5M024HH11 ,  5M024PP03 ,  5M024PP04 ,  5M024PP05
引用特許：
出願人引用 (3件)
  • 半導体メモリ装置
    公報種別：公開公報   出願番号：特願2011-084186   出願人：株式会社半導体エネルギー研究所
  • 半導体装置および半導体装置の駆動方法
    公報種別：公開公報   出願番号：特願2011-057969   出願人：株式会社半導体エネルギー研究所
  • 半導体装置
    公報種別：公開公報   出願番号：特願2011-169942   出願人：株式会社半導体エネルギー研究所

前のページに戻る

TOP

BOTTOM