特許
J-GLOBAL ID:200903055037599381
III-V族半導体素子、およびその製造方法
発明者:
,
,
,
出願人/特許権者:
,
代理人 (1件):
藤谷 修
公報種別:公開公報
出願番号(国際出願番号):特願2007-069266
公開番号(公開出願番号):特開2008-235362
出願日: 2007年03月16日
公開日(公表日): 2008年10月02日
要約:
【課題】半導体素子端面での電流のリークやショートが防止された、新たな構造のIII -V族半導体素子。【解決手段】III 族窒化物半導体からなる半導体層101は支持基板107に向かうにつれて断面積が漸減する逆テーパー状に形成され、半導体層101の下面には、p電極102、低融点金属拡散防止層103が形成され、低融点金属層105、106を介して支持基板107に接合している。半導体層101の上面には、格子状にn電極108が形成されている。半導体層101の側端面には、イオン注入による高抵抗領域110が形成され、半導体層101上面の側端面近傍にも、イオン注入による高抵抗領域111が形成されている。この高抵抗領域100、111によって、電流のリークやショートが防止される。【選択図】図1
請求項(抜粋):
III -V族半導体で構成され、導電性の支持基板に接合された半導体素子において、
前記半導体素子の側端面には、イオン注入による高抵抗領域が形成されていることを特徴とする半導体素子。
IPC (1件):
FI (2件):
H01L33/00 A
, H01L33/00 E
Fターム (11件):
5F041AA25
, 5F041CA05
, 5F041CA71
, 5F041CA74
, 5F041CA76
, 5F041CA77
, 5F041CA82
, 5F041CA85
, 5F041CA86
, 5F041CA92
, 5F041CB11
引用特許:
出願人引用 (5件)
全件表示
審査官引用 (4件)