特許
J-GLOBAL ID：201203042524314903

半導体装置

発明者：
近藤 将夫

近藤 将夫 について

, 
森川 正敏

森川 正敏 について

, 
後藤 聡

後藤 聡 について


出願人/特許権者：
ルネサスエレクトロニクス株式会社

ルネサスエレクトロニクス株式会社 について


代理人 (5件)： 筒井 大和 ,  菅田 篤志 ,  筒井 章子 ,  中原 亨 ,  坂次 哲也
公報種別：公開公報
出願番号（国際出願番号）：特願2010-147714
公開番号（公開出願番号）：特開2012-015608
出願日： 2010年06月29日
公開日（公表日）： 2012年01月19日
要約：
【課題】アンテナスイッチのコスト削減を図る観点から、特に、アンテナスイッチをシリコン基板上に形成された電界効果トランジスタから構成する場合であっても、アンテナスイッチで発生する高調波歪みをできるだけ低減できる技術を提供する。【解決手段】直列に複数個接続されたそれぞれのMISFETQN1〜QN5のソース領域とドレイン領域の間に、ソース領域の電位を基準としてドレイン領域に正電圧を印加する場合と、ソース領域の電位を基準としてドレイン領域に負電圧を印加する場合のいずれの状態においても、ソース領域の電位とドレイン電極の電位が同電位の状態よりも容量が減少する電圧依存性を持つ歪補償用容量回路CAPC2が接続されている。【選択図】図18
請求項（抜粋）：
送信端子とアンテナ端子と受信端子とを有するアンテナスイッチを備え、 前記アンテナスイッチは、 (a)前記送信端子と前記アンテナ端子との間に直列に複数個接続された第1電界効果トランジスタと、 (b)前記受信端子と前記アンテナ端子との間に直列に複数個接続された第2電界効果トランジスタとを有する半導体装置であって、 直列に複数個接続されたそれぞれの前記第2電界効果トランジスタのソース領域とドレイン領域の間に、前記ソース領域の電位を基準として前記ドレイン領域に正電圧を印加する場合と、前記ソース領域の電位を基準として前記ドレイン領域に負電圧を印加する場合のいずれの状態においても、前記ソース領域の電位と前記ドレイン電極の電位が同電位の状態よりも容量が減少する電圧依存性を持つ容量回路が接続されている半導体装置。
IPC (5件)：
H03K 17/693 ,  H01L 27/04 ,  H01L 21/822 ,  H04B 1/44 ,  H01P 1/15
FI (5件)：
H03K17/693 A ,  H01L27/04 C ,  H01L27/04 H ,  H04B1/44 ,  H01P1/15
Fターム (32件)：
5F038AC03 ,  5F038AC04 ,  5F038AC05 ,  5F038BH02 ,  5F038BH03 ,  5F038BH19 ,  5F038CA02 ,  5F038CD15 ,  5F038EZ02 ,  5F038EZ06 ,  5F038EZ20 ,  5J012BA02 ,  5J055AX05 ,  5J055AX06 ,  5J055AX22 ,  5J055AX47 ,  5J055BX04 ,  5J055CX03 ,  5J055DX22 ,  5J055EX07 ,  5J055EY01 ,  5J055EY21 ,  5J055FX05 ,  5J055FX12 ,  5J055FX32 ,  5J055GX01 ,  5J055GX06 ,  5K011DA01 ,  5K011DA21 ,  5K011JA01 ,  5K011KA04 ,  5K011KA18
引用特許：
審査官引用 (3件)

前のページに戻る

TOP

BOTTOM