特許
J-GLOBAL ID:201203053225465255
PLCのCPUユニット、PLC用システムプログラムおよびPLC用システムプログラムを格納した記録媒体
発明者:
,
,
,
出願人/特許権者:
代理人 (1件):
特許業務法人深見特許事務所
公報種別:公開公報
出願番号(国際出願番号):特願2011-056767
公開番号(公開出願番号):特開2012-194663
出願日: 2011年03月15日
公開日(公表日): 2012年10月11日
要約:
【課題】制御プログラムの実行時間が散発的に長くなりうることを考慮して、PLCのCPUユニットが行う制御データの出力および入力のための通信の周期を、制御プログラムの最大実行時間よりも短い一定時間としうるPLCのCPUユニットを提供する。【解決手段】スケジューラプログラムは、マイクロプロセッサに、第1の制御プログラムの実行が終了した制御サイクルの次の制御サイクルにおいて、通信回路による出力データの送信および入力データの受信の後に、第1の制御プログラムの実行を開始させる命令と、マイクロプロセッサに、第1の制御プログラムの実行が終了しなかった制御サイクルの次の制御サイクルにおいて、第1の制御プログラムの未実行の部分を実行させる命令とを含む。【選択図】図5
請求項(抜粋):
制御対象を制御するPLCのCPUユニットであって、
マイクロプロセッサと、
記憶手段と、
出力データの送信および入力データの受信を行う通信回路と、
制御サイクルの周期を設定する手段とを備え、
前記PLCのCPUユニットは、前記出力データの送信と、前記入力データの受信と、前記入力データを使用して前記出力データを生成する第1の制御プログラムの実行とを繰り返すことによって前記制御対象を制御するように構成されており、
前記記憶手段は、前記第1の制御プログラムと、前記第1の制御プログラムの実行を制御するスケジューラプログラムとの格納に用いられ、
前記マイクロプロセッサは、前記記憶手段に格納された前記スケジューラプログラムおよび前記第1の制御プログラムを実行し、
前記通信回路は、前記制御サイクルごとに、前記出力データの送信および入力データの受信を行い、
前記スケジューラプログラムは、
前記マイクロプロセッサに、前記第1の制御プログラムの実行が終了した制御サイクルの次の制御サイクルにおいて、前記通信回路による出力データの送信および入力データの受信の後に、前記第1の制御プログラムの実行を開始させる命令と、
前記マイクロプロセッサに、前記第1の制御プログラムの実行が終了しなかった制御サイクルの次の制御サイクルにおいて、前記第1の制御プログラムの未実行の部分を実行させる命令とを含む、PLCのCPUユニット。
IPC (1件):
FI (1件):
Fターム (10件):
5H220BB03
, 5H220BB18
, 5H220CC07
, 5H220CX01
, 5H220EE11
, 5H220FF01
, 5H220JJ12
, 5H220JJ16
, 5H220JJ18
, 5H220JJ26
引用特許:
審査官引用 (8件)
-
プログラマブルコントローラ
公報種別:公開公報
出願番号:特願2002-194665
出願人:株式会社東芝
-
特開昭60-101612
-
プログラム実行処理装置
公報種別:公開公報
出願番号:特願2004-079970
出願人:横河電機株式会社
全件表示
前のページに戻る