特許
J-GLOBAL ID：201203054196734957

有機表面パッシベーションでめっきの進行に差を付けて遅らせることによるボトムアップめっき

発明者：
ワン, ジェン-ユエ

ワン, ジェン-ユエ について

, 
チャン, ファー

チャン, ファー について

, 
タオ, ロン

タオ, ロン について

, 
チャン, ホン

チャン, ホン について


出願人/特許権者：
アプライド マテリアルズ インコーポレイテッド

アプライド マテリアルズ インコーポレイテッド について


代理人 (2件)： 園田 吉隆 ,  小林 義教
公報種別：公表公報
出願番号（国際出願番号）：特願2011-537626
公開番号（公開出願番号）：特表2012-510162
出願日： 2009年11月19日
公開日（公表日）： 2012年04月26日
要約：
本発明の実施形態は、概して、半導体基板を処理するための装置及び方法に関するものである。一実施形態は基板を処理する方法を提供し、この方法は、基板に形成されたトレンチ構造又はビア構造を有する基板を覆うようにシード層を形成することと、シード層の一部を有機パッシベーション膜で被覆することと、前記トレンチ構造又はビア構造をめっき液に浸漬して、前記有機パッシベーション膜で被覆されないシード層の上に導電材料を堆積させることとを含む。
請求項（抜粋）：
基板を処理する方法であって、 トレンチ構造又はビア構造が形成された基板を覆うようにシード層を形成することと、 前記シード層の一部を有機パッシベーション膜で被覆することと、 前記トレンチ構造又はビア構造をめっき液に浸漬して、前記有機パッシベーション膜で被覆されないシード層部分の上に導電材料を堆積させることと を含む方法。
IPC (3件)：
H01L 21/288 ,  H01L 21/320 ,  H01L 21/768
FI (3件)：
H01L21/288 E ,  H01L21/88 B ,  H01L21/90 A
Fターム (16件)：
4M104DD52 ,  4M104DD53 ,  4M104FF16 ,  4M104FF22 ,  4M104HH13 ,  5F033MM01 ,  5F033MM12 ,  5F033MM13 ,  5F033NN06 ,  5F033NN07 ,  5F033PP14 ,  5F033PP27 ,  5F033PP28 ,  5F033QQ74 ,  5F033SS21 ,  5F033XX02
引用特許：
出願人引用 (3件) 審査官引用 (3件)

前のページに戻る

TOP

BOTTOM