特許
J-GLOBAL ID:201203059736734023
半導体デバイスパッケージング用のパッシベーション層
発明者:
,
出願人/特許権者:
代理人 (6件):
岡部 讓
, 岡部 正夫
, 越智 隆夫
, 高橋 誠一郎
, 松井 孝夫
, 内田 浩輔
公報種別:公開公報
出願番号(国際出願番号):特願2012-027013
公開番号(公開出願番号):特開2012-169623
出願日: 2012年02月10日
公開日(公表日): 2012年09月06日
要約:
【課題】本発明の目的は、半導体デバイスにおける銅表面との電気的接続の信頼性を向上させることである。【解決手段】本発明は、半導体デバイス上の銅層又は銅ボンディングパッドの表面を酸化に対して保護する方法を提供する。層又はボンディングパッドの表面が、プラズマで酸化層を除去することによって洗浄される。プラズマ強化堆積プロセスを用いて層の洗浄された表面上にポリマー層が形成され、酸化ガスへの曝露に対し層の洗浄された表面が保護される。【選択図】図1
請求項(抜粋):
半導体デバイスの銅層を保護する方法であって、
前記層の表面を、酸化層をプラズマで除去することにより洗浄することと、
プラズマ強化堆積プロセスを用いて前記層の前記洗浄された表面上にポリマー層を形成することであって、酸化ガスへの曝露に対して該層の該洗浄された表面を保護する、形成することと、
を含む、半導体デバイスの銅層を保護する方法。
IPC (2件):
FI (2件):
H01L21/312 C
, H01L21/92 604R
Fターム (6件):
5F058AC03
, 5F058AD04
, 5F058AD05
, 5F058AE05
, 5F058AF02
, 5F058AH03
引用特許:
出願人引用 (14件)
-
特開平4-273442
-
成膜方法、半導体装置及びその製造方法
公報種別:公開公報
出願番号:特願2001-220232
出願人:キヤノン販売株式会社, 株式会社半導体プロセス研究所
-
半導体装置及びその製造方法
公報種別:公開公報
出願番号:特願2001-220230
出願人:キヤノン販売株式会社, 株式会社半導体プロセス研究所
全件表示
審査官引用 (14件)
-
特開平4-273442
-
成膜方法、半導体装置及びその製造方法
公報種別:公開公報
出願番号:特願2001-220232
出願人:キヤノン販売株式会社, 株式会社半導体プロセス研究所
-
半導体装置及びその製造方法
公報種別:公開公報
出願番号:特願2001-220230
出願人:キヤノン販売株式会社, 株式会社半導体プロセス研究所
全件表示
前のページに戻る