特許
J-GLOBAL ID：201203062666173321

記憶装置、半導体装置

発明者：
齋藤 利彦

齋藤 利彦 について


出願人/特許権者：
株式会社半導体エネルギー研究所

株式会社半導体エネルギー研究所 について


公報種別：公開公報
出願番号（国際出願番号）：特願2011-110948
公開番号（公開出願番号）：特開2012-009839
出願日： 2011年05月18日
公開日（公表日）： 2012年01月12日
要約：
【課題】データを保持する期間を確保しつつ、単位面積あたりの記憶容量を高めることができる記憶装置の提案を目的の一とする。【解決手段】記憶素子と、記憶素子における電荷の蓄積、保持、放出を制御するための、酸化物半導体を活性層に含むトランジスタと、記憶素子に接続された容量素子とを有する記憶装置。上記容量素子が有する一対の電極の少なくとも一方は、遮光性を有している。さらに、上記記憶装置は遮光性を有する導電膜或いは絶縁膜を有しており、上記活性層が、遮光性を有する電極と、遮光性を有する導電膜或いは絶縁膜との間に位置する。【選択図】図1
請求項（抜粋）：
活性層に酸化物半導体を含んでいるトランジスタと、容量素子と、遮光層とを、複数の各メモリセルに有し、 前記容量素子が有する一対の電極のうち、少なくとも一方の電極は遮光性を有しており、 前記活性層は、前記一方の電極と、前記遮光層との間において、前記一方の電極及び前記遮光層と重なっている記憶装置。
IPC (7件)：
H01L 27/108 ,  H01L 21/824 ,  H01L 29/786 ,  H01L 27/115 ,  H01L 27/10 ,  H01L 29/788 ,  H01L 29/792
FI (8件)：
H01L27/10 321 ,  H01L29/78 613B ,  H01L29/78 618B ,  H01L29/78 619B ,  H01L29/78 618G ,  H01L27/10 434 ,  H01L27/10 481 ,  H01L29/78 371
Fターム (65件)：
5F083AD02 ,  5F083AD14 ,  5F083AD69 ,  5F083EP02 ,  5F083EP22 ,  5F083EP30 ,  5F083ER01 ,  5F083GA06 ,  5F083JA02 ,  5F083JA05 ,  5F083JA06 ,  5F083JA12 ,  5F083JA36 ,  5F083JA37 ,  5F083JA39 ,  5F083JA40 ,  5F083JA56 ,  5F083JA58 ,  5F083JA60 ,  5F101BA01 ,  5F101BB02 ,  5F101BC20 ,  5F101BD30 ,  5F110AA06 ,  5F110BB05 ,  5F110CC01 ,  5F110CC07 ,  5F110DD01 ,  5F110DD02 ,  5F110DD03 ,  5F110EE30 ,  5F110EE38 ,  5F110FF01 ,  5F110FF02 ,  5F110FF03 ,  5F110FF04 ,  5F110FF28 ,  5F110FF29 ,  5F110FF30 ,  5F110GG01 ,  5F110GG02 ,  5F110GG03 ,  5F110GG12 ,  5F110GG13 ,  5F110GG14 ,  5F110GG15 ,  5F110GG24 ,  5F110GG25 ,  5F110GG33 ,  5F110GG34 ,  5F110GG35 ,  5F110GG43 ,  5F110GG52 ,  5F110GG58 ,  5F110HL02 ,  5F110HL04 ,  5F110HL11 ,  5F110NN03 ,  5F110NN22 ,  5F110NN23 ,  5F110NN24 ,  5F110NN27 ,  5F110NN44 ,  5F110NN46 ,  5F110NN72
引用特許：
出願人引用 (5件)
全件表示
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM