半導体装置の作製方法

発明者：
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願2007-311892
公開番号（公開出願番号）：特開2009-135350
出願日： 2007年12月03日
公開日（公表日）： 2009年06月18日
要約：

【課題】より高集積化され、薄型化及び小型化された半導体装置を作製することを目的の一とする。また、半導体装置において、高性能化、低消費電力化を目的の一とする。【解決手段】剥離層を用いて基板から剥離された半導体素子層を、他基板に形成され、平坦化された無機絶縁層に覆われた半導体素子層上に積層する。上層の半導体素子層を基板より剥離後、剥離層を除去し半導体素子層下に形成される無機絶縁膜を露出する。平坦化された無機絶縁層及び無機絶縁膜を密着させて接合する。【選択図】図1

請求項（抜粋）：

第1の基板上に第1の剥離層を形成し、前記第1の剥離層上に第1の無機絶縁膜を形成し、前記第1の無機絶縁膜上に第1の半導体素子層を形成し、前記第1の半導体素子層上に無機絶縁層を形成し、前記無機絶縁層を平坦化処理し、第2の基板上に第2の剥離層を形成し、前記第2の剥離層上に第2の無機絶縁膜を形成し、前記第2の無機絶縁膜上に第2の半導体素子層を形成し、前記第2の半導体素子層に保持基板を接着し、前記第2の半導体素子層、及び前記第2の無機絶縁膜を第2の基板より剥離し、前記第2の無機絶縁膜に残存する前記第2の剥離層を除去し前記第2の無機絶縁膜を露出し、前記平坦化処理された無機絶縁層と前記露出された第2の無機絶縁膜とを接合して、前記第1の半導体素子層と前記第2の半導体素子層とを前記無機絶縁層及び前記第2の無機絶縁膜を介して積層することを特徴とする半導体装置の作製方法。

IPC (13件)：

H01L 27/00 , H01L 21/336 , H01L 29/786 , H01L 21/02 , H01L 27/12 , H01L 21/823 , H01L 27/092 , H01L 27/08 , H01L 21/824 , H01L 27/115 , H01L 29/788 , H01L 29/792 , H01L 27/10

FI (11件)：

H01L27/00 301C , H01L29/78 627D , H01L29/78 627A , H01L29/78 613Z , H01L29/78 613B , H01L27/12 B , H01L27/08 321G , H01L27/08 331E , H01L27/10 434 , H01L29/78 371 , H01L27/10 481

Fターム (157件)：

5F048AA01 , 5F048AC04 , 5F048BA15 , 5F048BA16 , 5F048BB09 , 5F048BB11 , 5F048BC06 , 5F048BC16 , 5F048BF06 , 5F048BF11 , 5F048BF16 , 5F048CB01 , 5F048DA25 , 5F048DA27 , 5F048DA30 , 5F083EP02 , 5F083EP18 , 5F083EP22 , 5F083EP63 , 5F083EP68 , 5F083GA10 , 5F083HA02 , 5F083HA10 , 5F083JA05 , 5F083JA35 , 5F083JA36 , 5F083JA39 , 5F083JA40 , 5F083JA56 , 5F083JA58 , 5F083PR03 , 5F083PR33 , 5F083PR36 , 5F083PR40 , 5F083PR43 , 5F083PR44 , 5F083PR53 , 5F083PR54 , 5F101BA01 , 5F101BA19 , 5F101BA45 , 5F101BB02 , 5F101BD07 , 5F101BD21 , 5F101BD30 , 5F101BH09 , 5F101BH14 , 5F101BH16 , 5F101BH21 , 5F110AA04 , 5F110AA30 , 5F110BB03 , 5F110BB04 , 5F110BB05 , 5F110BB11 , 5F110BB20 , 5F110CC02 , 5F110DD01 , 5F110DD02 , 5F110DD03 , 5F110DD04 , 5F110DD13 , 5F110DD14 , 5F110DD15 , 5F110DD17 , 5F110EE01 , 5F110EE02 , 5F110EE03 , 5F110EE04 , 5F110EE06 , 5F110EE07 , 5F110EE08 , 5F110EE09 , 5F110EE14 , 5F110EE15 , 5F110EE23 , 5F110EE28 , 5F110EE30 , 5F110EE32 , 5F110EE42 , 5F110EE43 , 5F110EE44 , 5F110EE45 , 5F110FF01 , 5F110FF02 , 5F110FF03 , 5F110FF04 , 5F110FF07 , 5F110FF09 , 5F110FF23 , 5F110FF25 , 5F110FF26 , 5F110FF28 , 5F110FF29 , 5F110FF30 , 5F110FF32 , 5F110GG01 , 5F110GG02 , 5F110GG03 , 5F110GG04 , 5F110GG13 , 5F110GG14 , 5F110GG15 , 5F110GG22 , 5F110GG25 , 5F110GG28 , 5F110GG32 , 5F110GG33 , 5F110GG34 , 5F110GG43 , 5F110GG44 , 5F110GG45 , 5F110GG47 , 5F110HJ01 , 5F110HJ04 , 5F110HJ23 , 5F110HK02 , 5F110HK04 , 5F110HK05 , 5F110HK07 , 5F110HK11 , 5F110HK25 , 5F110HK40 , 5F110HL01 , 5F110HL02 , 5F110HL03 , 5F110HL04 , 5F110HL06 , 5F110HL07 , 5F110HL08 , 5F110HL12 , 5F110HL22 , 5F110HL23 , 5F110HL24 , 5F110HM15 , 5F110NN03 , 5F110NN22 , 5F110NN23 , 5F110NN24 , 5F110NN27 , 5F110NN34 , 5F110NN35 , 5F110NN72 , 5F110NN78 , 5F110PP01 , 5F110PP02 , 5F110PP03 , 5F110PP10 , 5F110PP29 , 5F110PP34 , 5F110PP35 , 5F110QQ06 , 5F110QQ11 , 5F110QQ16 , 5F110QQ19 , 5F110QQ23 , 5F110QQ28

引用特許：

出願人引用 (2件)

薄膜トランジスタを有する多層半導体集積回路
公報種別：公開公報出願番号：特願平4-164303 出願人：株式会社半導体エネルギー研究所
3次元半導体集積回路装置の製造方法
公報種別：公開公報出願番号：特願平11-375619 出願人：小柳光正, 富士ゼロックス株式会社

審査官引用 (8件)

結晶方位が異なるウェハ上に構築されたデバイス層を有する3次元CMOS集積回路
公報種別：公開公報出願番号：特願2004-282572 出願人：インターナショナル・ビジネス・マシーンズ・コーポレーション
発光装置、半導体装置およびそれらの作製方法
公報種別：公開公報出願番号：特願2001-300021 出願人：株式会社半導体エネルギー研究所
薄膜デバイスの転写・製造方法
公報種別：公開公報出願番号：特願平11-375812 出願人：セイコーエプソン株式会社

全件表示

前のページに戻る