特許

J-GLOBAL ID：201203071246069480

半導体装置の製造方法

発明者： 羽根田 雅希
出願人/特許権者： 富士通セミコンダクター株式会社
代理人 (1件)： 服部 毅巖
公報種別：公開公報
出願番号（国際出願番号）：特願2010-168438
公開番号（公開出願番号）：特開2012-028696
出願日： 2010年07月27日
公開日（公表日）： 2012年02月09日
要約：

【課題】半導体基板に設けられたビアを有する半導体装置の製造効率化を図る。【解決手段】半導体基板1に形成したトランジスタ構造Trを被覆する誘電体層10に、ソース領域又はドレイン領域に達する第1コンタクト部15aを形成する。その上に層間絶縁膜14を形成した後、層間絶縁膜14及び誘電体層10を貫通して半導体基板1内部に達するビアホール19を形成し、ビアホール19内面を含む表面に絶縁膜20を形成する。その後、層間絶縁膜14及び絶縁膜20を貫通して第1コンタクト部15aに達する第2コンタクトホール22を形成する。そして、ビアホール19と第2コンタクトホール22とに、導電材料24を形成し、ビアホール19にビア19aを形成すると共に、第2コンタクトホール22に第2コンタクト部22aを形成する。【選択図】図8

請求項（抜粋）：

半導体基板の第1の面に、ソース領域及びドレイン領域を有するトランジスタを形成する工程と、 前記第1の面側に、前記トランジスタを被覆する第1絶縁膜を形成する工程と、 前記第1絶縁膜を貫通し、前記ソース領域又はドレイン領域に達する第1コンタクト部を形成する工程と、 前記第1コンタクト部及び前記第1絶縁膜上に第2絶縁膜を形成する工程と、 前記第1絶縁膜及び前記第2絶縁膜を貫通し、前記半導体基板の内部に達する第1開口部を形成する工程と、 前記第1開口部の内面及び前記第2絶縁膜上に第3絶縁膜を形成する工程と、 前記第2絶縁膜及び前記第3絶縁膜を貫通し、前記第1コンタクト部に達する第2開口部を形成する工程と、 前記第1開口部内及び前記第2開口部内に導電材料を形成し、前記第1開口部内にビアを形成すると共に、前記第2開口部内に第2コンタクト部を形成する工程と、 を含むことを特徴とする半導体装置の製造方法。

IPC (3件)：

H01L 23/52 ,  H01L 21/320 ,  H01L 21/768

FI (2件)：

H01L21/88 J ,  H01L21/90 C

Fターム (42件)：

5F033HH08 ,  5F033HH18 ,  5F033HH21 ,  5F033HH32 ,  5F033HH33 ,  5F033JJ08 ,  5F033JJ09 ,  5F033JJ11 ,  5F033JJ18 ,  5F033JJ19 ,  5F033JJ21 ,  5F033JJ32 ,  5F033JJ33 ,  5F033KK01 ,  5F033KK11 ,  5F033KK18 ,  5F033KK21 ,  5F033KK32 ,  5F033KK33 ,  5F033MM01 ,  5F033MM02 ,  5F033MM12 ,  5F033MM13 ,  5F033MM30 ,  5F033NN03 ,  5F033NN06 ,  5F033NN07 ,  5F033PP06 ,  5F033PP15 ,  5F033QQ07 ,  5F033QQ09 ,  5F033QQ37 ,  5F033QQ47 ,  5F033QQ48 ,  5F033RR04 ,  5F033SS04 ,  5F033SS11 ,  5F033TT02 ,  5F033TT07 ,  5F033VV06 ,  5F033VV07 ,  5F033XX33

引用特許：

審査官引用 (3件)

• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願2003-128076   出願人：セイコーエプソン株式会社
• 半導体装置及びその製造方法
  公報種別：公開公報   出願番号：特願平10-000405   出願人：株式会社東芝
• 電子デバイス及びその製造方法
  公報種別：公開公報   出願番号：特願2008-248998   出願人：パナソニック株式会社