特許
J-GLOBAL ID：201203087079473633

半導体装置

発明者：
生松 均

生松 均 について


出願人/特許権者：
住友電工デバイス・イノベーション株式会社

住友電工デバイス・イノベーション株式会社 について


代理人 (1件)： 片山 修平
公報種別：公開公報
出願番号（国際出願番号）：特願2010-166282
公開番号（公開出願番号）：特開2012-028579
出願日： 2010年07月23日
公開日（公表日）： 2012年02月09日
要約：
【課題】高温、高電圧で動作させた場合でも故障を抑制することが可能な半導体装置を提供すること。【解決手段】本発明は、基板10上に形成されたGaNキャップ層18と、GaNキャップ層上に形成されたソース電極20およびドレイン電極22と、ソース電極とドレイン電極との間のGaNキャップ層上に形成されたゲート電極24と、ゲート電極を覆うようにGaNキャップ層上に設けられた窒化シリコン膜26と、ゲート電極の端部30の上方からドレイン電極の方向に延在して、窒化シリコン膜の表面に形成されたフィールドプレート32と、を有し、ゲート電極とGaNキャップ層とがなす角に起因した窒化シリコン膜の角34とフィールドプレートとの間には、空洞部36が介在している半導体装置である。【選択図】図2
請求項（抜粋）：
基板上に形成された半導体層と、 前記半導体層上に形成されたソース電極およびドレイン電極と、 前記ソース電極と前記ドレイン電極との間の前記半導体層上に形成されたゲート電極と、 前記ゲート電極を覆うように前記半導体層上に設けられた窒化シリコン膜と、 前記ゲート電極の端部の上方から前記ドレイン電極の方向に延在して、前記窒化シリコン膜の表面に形成されたフィールドプレートと、を有し、 前記ゲート電極と前記半導体層とがなす角に起因した前記窒化シリコン膜の角と前記フィールドプレートとの間には、空洞部あるいは絶縁物が介在していることを特徴とする半導体装置。
IPC (4件)：
H01L 21/338 ,  H01L 29/778 ,  H01L 29/812 ,  H01L 29/06
FI (2件)：
H01L29/80 H ,  H01L29/06 301F
Fターム (24件)：
5F102FA01 ,  5F102GB01 ,  5F102GC01 ,  5F102GD01 ,  5F102GJ02 ,  5F102GJ03 ,  5F102GJ10 ,  5F102GK04 ,  5F102GL04 ,  5F102GM04 ,  5F102GN04 ,  5F102GQ01 ,  5F102GR06 ,  5F102GR11 ,  5F102GS01 ,  5F102GS03 ,  5F102GT03 ,  5F102GV01 ,  5F102GV05 ,  5F102GV08 ,  5F102HC01 ,  5F102HC11 ,  5F102HC19 ,  5F102HC21
引用特許：
出願人引用 (3件) 審査官引用 (3件)

前のページに戻る

TOP

BOTTOM