特許
J-GLOBAL ID：201203091579006796

半導体パッケージの製造方法

発明者：
千野 晃明

千野 晃明 について


出願人/特許権者：
新光電気工業株式会社

新光電気工業株式会社 について


代理人 (1件)： 伊東 忠彦
公報種別：公開公報
出願番号（国際出願番号）：特願2010-255039
公開番号（公開出願番号）：特開2012-109306
出願日： 2010年11月15日
公開日（公表日）： 2012年06月07日
要約：
【課題】支持体上に半導体チップを配置する際に精度良く位置合わせできるとともに、微細な配線を形成可能な半導体パッケージの製造方法を提供することを課題とする。【解決手段】本半導体パッケージの製造方法は、支持体の一の面に、位置合わせマークを形成する第1工程と、前記位置合わせマークにより位置合わせした半導体チップを、回路形成面が前記一の面と対向し、かつ、前記位置合わせマークを覆うように、前記支持体上に配置する第2工程と、前記支持体上に配置された前記半導体チップを封止する樹脂部を形成する第3工程と、前記支持体を除去する第4工程と、を有する。【選択図】図8
請求項（抜粋）：
支持体の一の面に、位置合わせマークを形成する第1工程と、 前記位置合わせマークにより位置合わせした半導体チップを、前記半導体チップの回路形成面が前記一の面と対向し、かつ、前記位置合わせマークを覆うように、前記支持体上に配置する第2工程と、 前記支持体上に配置された前記半導体チップを封止する樹脂部を形成する第3工程と、 前記支持体を除去する第4工程と、を有する半導体パッケージの製造方法。
IPC (3件)：
H01L 23/12 ,  H01L 21/56 ,  H05K 3/28
FI (4件)：
H01L23/12 501P ,  H01L21/56 R ,  H01L23/12 N ,  H05K3/28 G
Fターム (12件)：
5E314AA24 ,  5E314AA32 ,  5E314BB02 ,  5E314CC17 ,  5E314FF21 ,  5E314GG17 ,  5E314GG26 ,  5F061AA01 ,  5F061BA03 ,  5F061CA05 ,  5F061CB12 ,  5F061CB13
引用特許：
出願人引用 (3件) 審査官引用 (3件)

前のページに戻る

TOP

BOTTOM