特許
J-GLOBAL ID：201203096431014821
GaN薄膜貼り合わせ基板およびその製造方法、ならびにGaN系高電子移動度トランジスタおよびその製造方法
発明者：
,
,
,
,
出願人/特許権者：
代理人 (1件)：
特許業務法人深見特許事務所
公報種別：公開公報
出願番号（国際出願番号）：特願2011-109233
公開番号（公開出願番号）：特開2012-243792
出願日： 2011年05月16日
公開日（公表日）： 2012年12月10日
要約：
【課題】バッファリーク電流およびゲートリーク電流が抑制された高性能のHEMTを提供する。【解決手段】本GaN薄膜貼り合わせ基板の製造方法は、GaNバルク結晶10の主表面から0.1μm以上100μm以下の深さの面10iへの平均注入量が1×1014cm-2以上3×1017cm-2以下の水素イオン注入工程と、水素イオン注入されたGaNバルク結晶10の上記主表面へのGaNと化学組成が異なる異組成基板20の貼り合わせ工程と、GaNバルク結晶10の熱処理によりGaNバルク結晶10を水素イオンが注入された深さの面10iにおいて分離することによる異組成基板20上に貼り合わされたGaN薄膜10aの形成工程と、を含む。GaN系HEMTの製造方法は、上記GaN薄膜貼り合わせ基板1のGaN薄膜10a上への少なくとも1層のGaN系半導体層30の成長工程を含む。【選択図】図1
請求項（抜粋）：
GaN薄膜貼り合わせ基板の製造方法であって、
GaNバルク結晶の主表面から0.1μm以上100μm以下の深さの面に、水素イオンを平均注入量が1×1014cm-2以上3×1017cm-2以下で注入する工程と、
前記水素イオンが注入された前記GaNバルク結晶の前記主表面に、GaNと化学組成が異なる異組成基板を貼り合わせる工程と、
前記GaNバルク結晶を熱処理することにより、前記GaNバルク結晶を前記水素イオンが注入された前記深さの面において分離して、前記異組成基板上に貼り合わされたGaN薄膜を形成する工程と、を含むGaN薄膜貼り合わせ基板の製造方法。
IPC (6件)：
H01L 21/02
, H01L 21/338
, H01L 29/778
, H01L 29/812
, H01L 21/20
, H01L 21/205
H01L21/02 B
, H01L29/80 H
, H01L21/20
, H01L21/205
5F045AA04
, 5F045AB09
, 5F045AB14
, 5F045AB17
, 5F045AF04
, 5F045CA07
, 5F045DA52
, 5F102GB01
, 5F102GC01
, 5F102GD01
, 5F102GJ02
, 5F102GJ03
, 5F102GJ10
, 5F102GK04
, 5F102GL04
, 5F102GM04
, 5F102GQ01
, 5F102GT01
, 5F102HC01
, 5F102HC07
, 5F102HC21
, 5F152LM09
, 5F152LP02
, 5F152LP07
, 5F152MM05
, 5F152NN02
, 5F152NN03
, 5F152NN10
, 5F152NN13
, 5F152NN16
, 5F152NQ09
