特許
J-GLOBAL ID：200903080530445045

GaN系半導体デバイスおよびその製造方法

発明者：
池田 成明

池田 成明 について

, 
吉田 清輝

吉田 清輝 について


出願人/特許権者：
古河電気工業株式会社

古河電気工業株式会社 について


代理人 (1件)： 松下 亮
公報種別：公開公報
出願番号（国際出願番号）：特願2007-076008
公開番号（公開出願番号）：特開2008-235740
出願日： 2007年03月23日
公開日（公表日）： 2008年10月02日
要約：
【課題】シリコン基板などの導電性基板を使って大素子を形成する場合でも、基板に流れるリーク電流を低減でき、大電流でかつ高耐圧の大素子を実現可能にしたGaN系半導体デバイスおよびその製造方法を提供する。【解決手段】GaN系半導体デバイス20は、シリコン(111)基板1上に、複数のGaN系HFET10を形成し、各GaN系HFET10の電極同士を多層配線で連結して作製された大素子である。シリコン基板1上の半導体動作層(チャネル層3と電子供給層4)を複数の半導体動作層領域に電気的に絶縁分離するイオン注入領域9が形成されている。絶縁分離された各半導体動作層領域と電極5〜7により、複数のGaN系HFET(ユニット素子)10がそれぞれ形成される。各GaN系HFET10の電極同士を電気的に接続して、複数のGaN系HFETが1素子として機能する。【選択図】図4
請求項（抜粋）：
基板上に、少なくともバッファ層と半導体動作層とを有するGaN系半導体デバイスにおいて、 少なくとも前記半導体動作層を電気的に絶縁する絶縁領域が形成されていることを特徴とするGaN系半導体デバイス。
IPC (8件)：
H01L 21/338 ,  H01L 29/778 ,  H01L 29/812 ,  H01L 29/78 ,  H01L 29/786 ,  H01L 29/47 ,  H01L 29/872 ,  H01L 27/095
FI (7件)：
H01L29/80 H ,  H01L29/78 301R ,  H01L29/78 301B ,  H01L29/78 618B ,  H01L29/48 F ,  H01L29/80 E ,  H01L29/78 621
Fターム (73件)：
4M104AA04 ,  4M104AA09 ,  4M104EE01 ,  4M104FF31 ,  4M104FF40 ,  4M104GG02 ,  4M104GG09 ,  5F102FA00 ,  5F102FA01 ,  5F102FA09 ,  5F102GA01 ,  5F102GB01 ,  5F102GC01 ,  5F102GC05 ,  5F102GD01 ,  5F102GD10 ,  5F102GJ02 ,  5F102GJ03 ,  5F102GJ04 ,  5F102GJ10 ,  5F102GK04 ,  5F102GK08 ,  5F102GL04 ,  5F102GM04 ,  5F102GQ01 ,  5F102GR12 ,  5F102GS01 ,  5F102GS09 ,  5F102GT01 ,  5F102GT03 ,  5F102GV01 ,  5F102GV03 ,  5F102HC01 ,  5F102HC10 ,  5F102HC15 ,  5F110AA06 ,  5F110BB12 ,  5F110DD01 ,  5F110DD04 ,  5F110DD05 ,  5F110EE02 ,  5F110EE14 ,  5F110GG04 ,  5F110HK04 ,  5F110HK06 ,  5F110HK22 ,  5F110NN02 ,  5F110NN23 ,  5F110NN27 ,  5F110NN65 ,  5F140AA24 ,  5F140AC36 ,  5F140BA01 ,  5F140BA02 ,  5F140BA06 ,  5F140BA09 ,  5F140BA17 ,  5F140BB18 ,  5F140BC12 ,  5F140BF05 ,  5F140BF11 ,  5F140BF15 ,  5F140BG27 ,  5F140BJ07 ,  5F140BJ13 ,  5F140BJ15 ,  5F140BJ17 ,  5F140BK29 ,  5F140CA02 ,  5F140CB02 ,  5F140CB04 ,  5F140CC03 ,  5F140CC10
引用特許：
出願人引用 (2件) 審査官引用 (6件)
全件表示

前のページに戻る

TOP

BOTTOM