文献
J-GLOBAL ID:201302200816188982   整理番号:13A1095617

ハードウエア記述言語の回路シミュレーションに基づくCMOS-MEMSのための単一プラットフォームシミュレーションと設計技術

A Single-Platform Simulation and Design Technique for CMOS-MEMS Based on a Circuit Simulator With Hardware Description Language
著者 (6件):
資料名:
巻: 22  号:ページ: 755-767  発行年: 2013年06月 
JST資料番号: W0357A  ISSN: 1057-7157  CODEN: JMIYET  資料種別: 逐次刊行物 (A)
記事区分: 原著論文  発行国: アメリカ合衆国 (USA)  言語: 英語 (EN)
抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
Verilog Aハードウエア記述言語(HDL)の電気回路シミュレーションに基づくCMOS-MEMSのための新しいマルチフィジックスシミュレーションと設計技術を開発した。運動方程式(EOM)の等価回路モデルはVerilog AのHDLに変換され,MEMS構造のための自動マスクレイアウト合成や設計ルールチェックなどの設計能力を可能とする。平行板アクチュエータや曲がりサスペンションのようなMEMS部品もHDLコード等価回路に変換される。静電変位ヒステリシスや負性バネ定数効果を含むMEMSデバイスの挙動は集中質量ばねシステムで数値的にシミュレートされる。静電MEMS共振器を開発したシミュレーションプラットフォームでモデル化し,マイクロメカニカル挙動と電気のトランジスタ回路を扱うマルチフィジックスの能力を示した。
シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

準シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

分類 (2件):
分類
JSTが定めた文献の分類名称とコードです
固体デバイス製造技術一般  ,  集積回路一般 
タイトルに関連する用語 (5件):
タイトルに関連する用語
J-GLOBALで独自に切り出した文献タイトルの用語をもとにしたキーワードです

前のページに戻る