特許
J-GLOBAL ID：201303000021105633

半導体装置の作製方法

発明者：
山崎 舜平

山崎 舜平 について


出願人/特許権者：
株式会社半導体エネルギー研究所

株式会社半導体エネルギー研究所 について


公報種別：特許公報
出願番号（国際出願番号）：特願2000-135602
公開番号（公開出願番号）：特開2001-318626
特許番号：特許第4785229号
出願日： 2000年05月09日
公開日（公表日）： 2001年11月16日
請求項（抜粋）：
【請求項1】 絶縁表面上に第1の導電層を形成し、 前記第1の導電層上に絶縁膜を形成し、 前記絶縁膜上に半導体膜を形成し、 前記半導体膜上にn型半導体膜を形成し、 前記n型半導体膜上に導電膜を形成し、 前記半導体膜と前記n型半導体膜と前記導電膜とを一枚のマスクを用いてパターニングし、前記絶縁膜を介して前記第1の導電層と半導体層とn型半導体層と第2の導電層とによって形成された積層物からなる凸部を形成し、 前記凸部を覆って画素電極を形成する半導体装置の作製方法であって、 前記凸部における、前記半導体層と前記n型半導体層と前記第2の導電層とは、断面形状が階段状に形成されており、前記絶縁表面に向かって断面寸法が大きくなっていることを特徴とする半導体装置の作製方法。
IPC (7件)：
G09F 9/30 ( 200 6.01) ,  G02F 1/1335 ( 200 6.01) ,  G02F 1/1368 ( 200 6.01) ,  H01L 21/3205 ( 200 6.01) ,  H01L 23/52 ( 200 6.01) ,  H01L 21/336 ( 200 6.01) ,  H01L 29/786 ( 200 6.01)
FI (8件)：
G09F 9/30 349 Z ,  G09F 9/30 338 ,  G02F 1/133 525 ,  G02F 1/136 ,  H01L 21/88 R ,  H01L 29/78 612 D ,  H01L 29/78 619 B ,  H01L 29/78 627 B
引用特許：
出願人引用 (1件) 審査官引用 (9件)
全件表示

前のページに戻る

TOP

BOTTOM