特許
J-GLOBAL ID：201303006304542531
半導体装置
発明者：
,
,
出願人/特許権者：
代理人 (2件)：
吉竹 英俊
, 有田 貴弘
公報種別：特許公報
出願番号（国際出願番号）：特願2000-304372
公開番号（公開出願番号）：特開2002-110976
特許番号：特許第4832629号
出願日： 2000年10月04日
公開日（公表日）： 2002年04月12日
請求項（抜粋）：
【請求項1】 主面を有し、所定の不純物濃度を有した所定の導電型の半導体材料を含む基板と、
前記基板の前記主面から前記基板の内部へ向けて形成された溝と、
前記溝内に形成された、溝型素子分離を成す誘電体と、
前記基板の前記所定の導電型と同じ導電型及び前記基板の前記所定の不純物濃度よりも高い不純物濃度を有し、前記基板の前記主面に対面して前記基板内に延在する第1不純物層と、
前記基板の前記所定の導電型とは反対の導電型を有し、前記基板の前記主面内の一部に形成された第2不純物層とを備え、
前記第1不純物層は、
第1部分と、
前記第1部分に連続し、前記基板の前記主面から前記第1部分よりも深くに延在する第2部分とを含み、
前記第1不純物層の前記第1部分の一部が前記第2不純物層内に形成されており、
前記第1不純物層の前記第1部分は前記溝の側面に沿って設けられており、
前記第1不純物層の前記第1部分は前記基板内において前記溝の開口端付近に設けられており、
前記第2不純物層と同じ導電型を有し、前記第2不純物層に接することなく前記基板の前記主面内の他の一部に形成された第3不純物層を更に備え、
前記第1不純物層の前記第1部分の内で前記一部とは異なる他の一部が前記第3不純物層内に形成されており、
前記第2不純物層及び前記第3不純物層をそれぞれソース・ドレイン層として含む電界効果トランジスタを更に備え、
前記第1不純物層の不純物濃度ピーク位置は、前記ソース・ドレイン層の不純物濃度ピーク位置と、前記ソース・ドレイン層と前記基板との接合面に対して同じ側にあることを特徴とする、
半導体装置。
IPC (4件)：
H01L 29/78 ( 200 6.01)
, H01L 21/76 ( 200 6.01)
, H01L 21/8238 ( 200 6.01)
, H01L 27/092 ( 200 6.01)
H01L 29/78 301 R
, H01L 21/76 L
, H01L 27/08 321 C
出願人引用 (5件)
全件表示
審査官引用 (5件)
全件表示
前のページに戻る
