特許

J-GLOBAL ID：201303006716985306

半導体記憶装置及びその読み出し方法

発明者： 鎌田 義彦 ,  酒向 万里生 ,  田畑 浩司 ,  浜野 倫行
出願人/特許権者： 株式会社東芝
代理人 (19件)： 蔵田 昌俊 ,  高倉 成男 ,  河野 哲 ,  中村 誠 ,  福原 淑弘 ,  峰 隆司 ,  白根 俊郎 ,  村松 貞男 ,  野河 信久 ,  幸長 保次郎 ,  河野 直樹 ,  砂川 克 ,  井関 守三 ,  赤穂 隆雄 ,  井上 正 ,  佐藤 立志 ,  岡田 貴志 ,  堀内 美保子 ,  竹内 将訓
公報種別：公開公報
出願番号（国際出願番号）：特願2012-104083
公開番号（公開出願番号）：特開2013-232264
出願日： 2012年04月27日
公開日（公表日）： 2013年11月14日
要約：

【課題】データの誤読み出しを低減する半導体記憶装置を提供する。【解決手段】電圧VHSA(=第1電圧VDD)が供給され、ビット線に第1電流を供給可能な第1トランジスタ24と、前記ビット線に流れる電流を検知し、前記ビット線に接続されたメモリセルの保持データを読み出す検知部SENと、検知部に第1電圧VDDまたはこの第1電圧よりも大きな第2電圧VX2SAのいずれか電圧を転送可能な第2トランジスタ30とを具備し、ビット線に第1電流を流しつつ、第2トランジスタが検知部SENを第1電圧VDD又は第2電圧VX2SAのいずれかに充電する。【選択図】図5

請求項（抜粋）：

第1電圧が供給され、ビット線に第1電流を供給可能な第1トランジスタと、 前記ビット線に接続されたメモリセルの保持データを読み出す検知部と、 前記第1電圧と略同値であって、前記第1電圧と供給源が異なる第2電圧、及びこの第2電圧よりも大きな第3電圧が供給され、前記検知部に前記第2電圧または前記第3電圧のいずれか電圧を転送可能な第2トランジスタと を具備し、 前記ビット線に前記第1電流を流しつつ、前記第2トランジスタが前記検知部を前記第2電圧又は前記第3電圧のいずれか前記電圧に充電する ことを特徴とする半導体記憶装置。

IPC (2件)：

G11C 16/06 ,  G11C 16/04

FI (2件)：

G11C17/00 634C ,  G11C17/00 622E

Fターム (9件)：

5B125BA02 ,  5B125CA21 ,  5B125EA05 ,  5B125EE04 ,  5B125EE07 ,  5B125EE08 ,  5B125EE11 ,  5B125EE12 ,  5B125FA02

引用特許：

審査官引用 (3件)

• 半導体記憶装置
  公報種別：公開公報   出願番号：特願2008-077102   出願人：株式会社東芝
• 半導体装置
  公報種別：公開公報   出願番号：特願2004-207811   出願人：株式会社東芝
• 半導体記憶装置
  公報種別：公開公報   出願番号：特願2008-262050   出願人：株式会社東芝